JPS62160255A - 印字ヘツド保護回路 - Google Patents
印字ヘツド保護回路Info
- Publication number
- JPS62160255A JPS62160255A JP61001255A JP125586A JPS62160255A JP S62160255 A JPS62160255 A JP S62160255A JP 61001255 A JP61001255 A JP 61001255A JP 125586 A JP125586 A JP 125586A JP S62160255 A JPS62160255 A JP S62160255A
- Authority
- JP
- Japan
- Prior art keywords
- time
- head
- signal line
- recording head
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/387—Automatic cut-off devices
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、印字ヘッド保護回路に関し、より詳しくは、
印字開始信号を受けて印字ヘッドを駆動する電源のオン
・オフを制御するようにした印字ヘッド保護回路に関す
るものである。
印字開始信号を受けて印字ヘッドを駆動する電源のオン
・オフを制御するようにした印字ヘッド保護回路に関す
るものである。
［従来の技術］
ドツトマトリクスプリンタにおいて、印字ヘッドを汎用
のマイクロプロセッサユニット（以下ＭＰＵ）を用いて
制御し、印字へ一、ドの駆動通電時間をソフトウェアで
設定できるようにすれば１種々の条件に応じて簡単に通
電時間を変更することが可能となり、単純な印字ヘッド
制御回路によって高度な制御が可能となる。
のマイクロプロセッサユニット（以下ＭＰＵ）を用いて
制御し、印字へ一、ドの駆動通電時間をソフトウェアで
設定できるようにすれば１種々の条件に応じて簡単に通
電時間を変更することが可能となり、単純な印字ヘッド
制御回路によって高度な制御が可能となる。
しかし、その反面、ＭＰＵの暴走等により異常な通電時
間が設定され、印字ヘッドの定格通電時間を越える通電
が行われるおそれもある。したがって、通電時間が印字
ヘッドの定格を越えることにより印字ヘッドが破壊され
るおそれがあるような場合には、印字ヘッドを保護する
必要が生じる。
間が設定され、印字ヘッドの定格通電時間を越える通電
が行われるおそれもある。したがって、通電時間が印字
ヘッドの定格を越えることにより印字ヘッドが破壊され
るおそれがあるような場合には、印字ヘッドを保護する
必要が生じる。
第６図は印字ヘッドの通常の駆動方法の一例を示してい
る。この例において、印字ヘッドは２４個の印字ヘッド
素子で構成され、全ドツトが一斉に駆動されるものとす
る。すなわち、第６図では、ＨＤ Ｉ ＮＨＤ２４で示
される２４個の信号がハイレベルのときに、対応する印
字ヘッド素子が駆動されていることを示している。また
、ＶＨは印字ヘッドの駆動電源の出力を示し、ＶＨがハ
イレベルのときに、電源がオンしていることを示してい
る。したがって、ＶＨがローレベルのときには電源はオ
フ状態であり、ＨＤＩ〜ＨＤ２４の状態によらず印字ヘ
ッドに通電は行われない。
る。この例において、印字ヘッドは２４個の印字ヘッド
素子で構成され、全ドツトが一斉に駆動されるものとす
る。すなわち、第６図では、ＨＤ Ｉ ＮＨＤ２４で示
される２４個の信号がハイレベルのときに、対応する印
字ヘッド素子が駆動されていることを示している。また
、ＶＨは印字ヘッドの駆動電源の出力を示し、ＶＨがハ
イレベルのときに、電源がオンしていることを示してい
る。したがって、ＶＨがローレベルのときには電源はオ
フ状態であり、ＨＤＩ〜ＨＤ２４の状態によらず印字ヘ
ッドに通電は行われない。
以上の例においては、Ｖ）Ｉのオンしている時間を測定
し、ＶＨのオン時間が印字ヘッドの定格通電時間を越え
たときには、駆動電源を強制的にオフにすれば、定格通
電時間を越える通電は行われず、印字ヘッドを保護する
ことができる。
し、ＶＨのオン時間が印字ヘッドの定格通電時間を越え
たときには、駆動電源を強制的にオフにすれば、定格通
電時間を越える通電は行われず、印字ヘッドを保護する
ことができる。
しかし、印字ヘッドを一斉に駆動するためには、駆動電
源を大容量のものにしなければならず、経済的およびス
ペース的に不利な条件となる。
源を大容量のものにしなければならず、経済的およびス
ペース的に不利な条件となる。
一方、第７図は時分割駆動の例であり、２４個の印字ヘ
ッド素子を８ドツトずつ３回に分けて信号ＨＤＩ〜ＨＤ
８ 、 ＨＤ９〜）１０１Ｂ 、ＨＤ１７〜ＨＤ２４
により駆動している。このように印字ヘッドを時分割駆
動することにより駆動電源の負担を減らし、小型で安価
な電源を利用することができる。
ッド素子を８ドツトずつ３回に分けて信号ＨＤＩ〜ＨＤ
８ 、 ＨＤ９〜）１０１Ｂ 、ＨＤ１７〜ＨＤ２４
により駆動している。このように印字ヘッドを時分割駆
動することにより駆動電源の負担を減らし、小型で安価
な電源を利用することができる。
しかし、この場合には、ＶＨのオン時間は各印字ヘッド
素子の通電時間の３倍となるため、ＶＨのオン時間を測
定する方法では十分な保護機能は得られない、したがっ
て、十分な保ｇｔｍ能を得ようとすれば、 ＭＤＩ −
ＨＤ２４の２４本すべての通電時間を監視しなければな
らず、そのための装置は複雑で高価なものになるという
欠点が生じる。
素子の通電時間の３倍となるため、ＶＨのオン時間を測
定する方法では十分な保護機能は得られない、したがっ
て、十分な保ｇｔｍ能を得ようとすれば、 ＭＤＩ −
ＨＤ２４の２４本すべての通電時間を監視しなければな
らず、そのための装置は複雑で高価なものになるという
欠点が生じる。
［発明が解決しようとする問題点］
本発明は以上のような従来の欠点を除去するために成さ
れたもので、印字ヘッドが時分割駆動される場合におい
て、印字ヘッドに対して定格通電時間以上の通電が行わ
れようとしたときに、印字ヘッドを保護すると共に、そ
のための回路構成が安価であり、かつ実現の容易な印字
ヘッド保護口このような目的を達成するために、本発明
は、印字開始信号を受けて印字ヘッドを駆動する電源を
第１所定時間だけオンにする手段と、印字開始信号が第
２所定時間より長いか否かを判断する手段と、印字開始
信号が第２所定時間より長い場合には電源をオンにして
いる時間が第１所定時間内であっても電源をオフにする
手段とを具えたことを特徴とする。
れたもので、印字ヘッドが時分割駆動される場合におい
て、印字ヘッドに対して定格通電時間以上の通電が行わ
れようとしたときに、印字ヘッドを保護すると共に、そ
のための回路構成が安価であり、かつ実現の容易な印字
ヘッド保護口このような目的を達成するために、本発明
は、印字開始信号を受けて印字ヘッドを駆動する電源を
第１所定時間だけオンにする手段と、印字開始信号が第
２所定時間より長いか否かを判断する手段と、印字開始
信号が第２所定時間より長い場合には電源をオンにして
いる時間が第１所定時間内であっても電源をオフにする
手段とを具えたことを特徴とする。
［作 用］
本発明によれば、記録へウド駆動に先立ち、記録ヘッド
コントローラから記録ヘッドの通電時間に等しい時間の
印字開始信号を出力し、記録ヘッド保護回路では印字開
始信号を受けることによりヘッド駆動に必要な時間だけ
ヘッド駆動電源をオンにするが、印字開始信号がヘッド
の定格通電時間よりも長い場合には直ちにヘッド駆動電
源をオフにすることにより、ヘッドに定格通電時間以上
の通電が行われるのを防止し、以て実用と十分な記録ヘ
ッドの保護機能を得ることができる。
コントローラから記録ヘッドの通電時間に等しい時間の
印字開始信号を出力し、記録ヘッド保護回路では印字開
始信号を受けることによりヘッド駆動に必要な時間だけ
ヘッド駆動電源をオンにするが、印字開始信号がヘッド
の定格通電時間よりも長い場合には直ちにヘッド駆動電
源をオフにすることにより、ヘッドに定格通電時間以上
の通電が行われるのを防止し、以て実用と十分な記録ヘ
ッドの保護機能を得ることができる。
［実施例］
以下、図面に示す実施例に基づいて本発明を説明する。
第１図に本発明による記録装置の一例における概略構成
を示す、ここで、記録装置１０１は外部コンピュータな
どのホストシステム１００とデータ線により接続される
。ホストシステム１００からのデータは直列−並列変換
、レベル変換、あるいはプロトコル制御を行うインター
フェース部１１１に入力される。
を示す、ここで、記録装置１０１は外部コンピュータな
どのホストシステム１００とデータ線により接続される
。ホストシステム１００からのデータは直列−並列変換
、レベル変換、あるいはプロトコル制御を行うインター
フェース部１１１に入力される。
インターフェース部１１１の出力データ線は制御用マイ
クロプロセッサ１１０および記録ヘッドコントローラ１
１２に接続されており、これらの間のデータ転送および
変換処理は記録制御用の制御用マイクロプロセッサ１１
０により制御される。
クロプロセッサ１１０および記録ヘッドコントローラ１
１２に接続されており、これらの間のデータ転送および
変換処理は記録制御用の制御用マイクロプロセッサ１１
０により制御される。
記録ヘッドコントローラ１１２は、入力された論理的な
ビットイメージを表現する記録データを、記録ヘッド素
子１１４の物理的な配列および主として駆動通電時間に
対応した駆動データに変換するブロックである。この記
録ヘッドコントローラ１１２の出力により記録ヘッドド
ライバ１１３を介して記録ヘッド１１４が駆動される。
ビットイメージを表現する記録データを、記録ヘッド素
子１１４の物理的な配列および主として駆動通電時間に
対応した駆動データに変換するブロックである。この記
録ヘッドコントローラ１１２の出力により記録ヘッドド
ライバ１１３を介して記録ヘッド１１４が駆動される。
記録ヘッドドライバ１１３は記録へラド１１４を駆動す
るに十分な電圧レベルに記録ヘッドコントローラ１１２
の出力を変換するものである。
るに十分な電圧レベルに記録ヘッドコントローラ１１２
の出力を変換するものである。
記録ヘッド保護回路！１５は、記録ヘッドコントローラ
１１２の出力により記録へラド１１４を駆動する電源の
オン−オフを制御する。
１１２の出力により記録へラド１１４を駆動する電源の
オン−オフを制御する。
第２図に記録ヘッドドライバ！！３と記録へラド１１４
の回路例を示す、ここで、記録ヘッド１１４は２４個の
記録ヘッド素子で構成され、第２図では、記録ヘッドド
ライバ１１３の負荷抵抗ＲＨｌ −ＲＨ２４として表現
される。端子ＶＨは記録ヘッド保護回路１１５に接続さ
れ、印字時には記録ヘッドを駆動するための電圧が印加
される。
の回路例を示す、ここで、記録ヘッド１１４は２４個の
記録ヘッド素子で構成され、第２図では、記録ヘッドド
ライバ１１３の負荷抵抗ＲＨｌ −ＲＨ２４として表現
される。端子ＶＨは記録ヘッド保護回路１１５に接続さ
れ、印字時には記録ヘッドを駆動するための電圧が印加
される。
ヘッドドライバ１１３の端子ＨＤＩ −ＨＤ２４は記録
ヘッドコントローラ１１２に接続される。これら端子Ｈ
Ｄ１〜ＨＤ２４の各々がハイレベルになることにより、
対応する記録ヘッド素子Ｒ）＋ １− ＲＨ２４に通電
が行われる。ただし、端子ＶＨに電圧が印加されていな
いときには、端子ＨＤＩ〜ＨＤ２４のレベルの如何にか
かわらず、記録ヘッド１１４に通電は行われない。
ヘッドコントローラ１１２に接続される。これら端子Ｈ
Ｄ１〜ＨＤ２４の各々がハイレベルになることにより、
対応する記録ヘッド素子Ｒ）＋ １− ＲＨ２４に通電
が行われる。ただし、端子ＶＨに電圧が印加されていな
いときには、端子ＨＤＩ〜ＨＤ２４のレベルの如何にか
かわらず、記録ヘッド１１４に通電は行われない。
第２図では、記録ヘッドが抵抗性負荷の場合を考えてい
るが、第２図の構成を発展させることにより、感熱ヘッ
ド、インクジェットヘッド、ワイヤドツトヘッドなど各
種記録ヘッドを制御することができること勿論である。
るが、第２図の構成を発展させることにより、感熱ヘッ
ド、インクジェットヘッド、ワイヤドツトヘッドなど各
種記録ヘッドを制御することができること勿論である。
第３図は記録ヘッド保護回路１１５の回路例を示す、こ
こで、ＩＣＩおよびＩＣ３は〒ＴＬ ＩＣ７４ＬＳ２２
１によるワンショットマルチバイブレータ、ＩＣ２は７
４Ｌ！３７４によるＤフリップフロップである。端子Ｔ
ＥＳＴは記録ヘッドコントローラ１１２に接続され、こ
の端子ＴＥＳＴを介して印字開始信号が入力される。端
子ＣＬＲはリセット信号入力用端子であり、記録装置の
電源投入時°等にこの保護回路１１５を初期化するため
のものである。端子ＶＨＦは記録ヘッド駆動用電源に接
続され、常時電圧が印加されている。端子ＶＨは記録へ
ラド１１４に接続される。
こで、ＩＣＩおよびＩＣ３は〒ＴＬ ＩＣ７４ＬＳ２２
１によるワンショットマルチバイブレータ、ＩＣ２は７
４Ｌ！３７４によるＤフリップフロップである。端子Ｔ
ＥＳＴは記録ヘッドコントローラ１１２に接続され、こ
の端子ＴＥＳＴを介して印字開始信号が入力される。端
子ＣＬＲはリセット信号入力用端子であり、記録装置の
電源投入時°等にこの保護回路１１５を初期化するため
のものである。端子ＶＨＦは記録ヘッド駆動用電源に接
続され、常時電圧が印加されている。端子ＶＨは記録へ
ラド１１４に接続される。
さらに、第３図において、ＩＮＶＩおよびＩＮＶ２はイ
ンバータ、ＡＮＤＩはアンドゲート、ＴＲＩおよびＴＲ
２はトランジスタ、Ｒ１−Ｒ６は抵抗、Ｃ１およびＣ２
はコンデンサである。
ンバータ、ＡＮＤＩはアンドゲート、ＴＲＩおよびＴＲ
２はトランジスタ、Ｒ１−Ｒ６は抵抗、Ｃ１およびＣ２
はコンデンサである。
第４図は正常な記録ヘッド駆動時の出力波形の一例を示
す、ここで、ヘッドコントローラ１１２はＭＰＵｌｌ０
からの指示に従い、記録ヘッド１１４の通電ｔ８工、だ
け信号ＴＥＳＴをハイレベルにする。続いて、信号ＨＤ
Ｉ〜ＨＤ２４を順次にハイレベルにして記録ヘッド１１
４を時分割駆動する。
す、ここで、ヘッドコントローラ１１２はＭＰＵｌｌ０
からの指示に従い、記録ヘッド１１４の通電ｔ８工、だ
け信号ＴＥＳＴをハイレベルにする。続いて、信号ＨＤ
Ｉ〜ＨＤ２４を順次にハイレベルにして記録ヘッド１１
４を時分割駆動する。
第３図中のＩＣＩは、ＴＥＳＴ信号の立上りに応動し、
抵抗Ｒ１とコンデンサＣＩとによって設定される時間ｔ
１だけ信号線Ａをローレベルにする。
抵抗Ｒ１とコンデンサＣＩとによって設定される時間ｔ
１だけ信号線Ａをローレベルにする。
ここで１時間ｔ１は、記録ヘッドの定格通電時間に等し
くなるように調整しておくものとする。したがって、正
常な記録へラド１１４の駆動においては、ｔｌ−ＩＩｌ
−４１が１．より長くなることはない。
くなるように調整しておくものとする。したがって、正
常な記録へラド１１４の駆動においては、ｔｌ−ＩＩｌ
−４１が１．より長くなることはない。
ＩＣ３はＴＥＳＴ信号の立上りにより、抵抗Ｒ２とコン
デンサＣ２によって設定される時間ｔ２だけ信号線Ｂを
ハイレベルにする。この時間ｔ２はヘッドが駆動されて
いる間は信号線Ｂがハイレベルになっているように調整
しておくものとする。
デンサＣ２によって設定される時間ｔ２だけ信号線Ｂを
ハイレベルにする。この時間ｔ２はヘッドが駆動されて
いる間は信号線Ｂがハイレベルになっているように調整
しておくものとする。
信号線Ｃは信号線Ｂがローレベルの間は、ハイレベルに
なっている。また、信号線Ｂがハイレベルであれば、Ｉ
Ｃ２は信号線Ａの立上りによりＴＥＳＴ信号の反転信号
を信号線Ｃに出力するが、正常なヘッド駆動では信号線
Ａの立上り時にはＴＥＳＴ信号はローレベルであるから
、信号線Ｃはハイレベルのままである。
なっている。また、信号線Ｂがハイレベルであれば、Ｉ
Ｃ２は信号線Ａの立上りによりＴＥＳＴ信号の反転信号
を信号線Ｃに出力するが、正常なヘッド駆動では信号線
Ａの立上り時にはＴＥＳＴ信号はローレベルであるから
、信号線Ｃはハイレベルのままである。
信号線Ｂと信号線Ｃが共にハイレベルのときにのみ、端
子ＶＨには電源電圧が印加されるから、第４図では信号
線Ｂがハイレベルである時間ｔ２の間のみ、記録へラド
１１４に電源電圧が印加され、このヘッドの駆動が可能
となる。
子ＶＨには電源電圧が印加されるから、第４図では信号
線Ｂがハイレベルである時間ｔ２の間のみ、記録へラド
１１４に電源電圧が印加され、このヘッドの駆動が可能
となる。
第５図はＭＰＵＩＩＧの暴走等によりｔＨｌ：Ａ−ｒＪ
）’時間ｔ１より長くなった場合の出力波形例を示す、
ここでは、信号線Ａの立上り時に↑ＥＳＴ信号がハイレ
ベルであるため、信号線Ｃはローレベルになる。信号Ｉ
ｊｉｔ Ｂがローレベルになることにより、信号線Ｃは
ハイレベルに戻る。したがって、端子ＶＨに電源電圧が
印加されるのは、信号線Ａがローレベルである時間ｔ１
の間のみである。よって信号ＨＤＩ〜ＨＤ２４にいかな
る信号が出力されようとも、記録ヘッド１１４には定格
通電時間である時間ｔ１を越える通電は行なわれず、し
たがってヘッドが破壊されることはない。
）’時間ｔ１より長くなった場合の出力波形例を示す、
ここでは、信号線Ａの立上り時に↑ＥＳＴ信号がハイレ
ベルであるため、信号線Ｃはローレベルになる。信号Ｉ
ｊｉｔ Ｂがローレベルになることにより、信号線Ｃは
ハイレベルに戻る。したがって、端子ＶＨに電源電圧が
印加されるのは、信号線Ａがローレベルである時間ｔ１
の間のみである。よって信号ＨＤＩ〜ＨＤ２４にいかな
る信号が出力されようとも、記録ヘッド１１４には定格
通電時間である時間ｔ１を越える通電は行なわれず、し
たがってヘッドが破壊されることはない。
以上のように、本実施例では、記録ヘッド駆動に先立ち
、ヘッドの通電時間に等しい時間のパルスを端子ＴＥＳ
Ｔに出力することにより、通電時間の設定が正しいか否
かを確認してヘッドを保護することができる。
、ヘッドの通電時間に等しい時間のパルスを端子ＴＥＳ
Ｔに出力することにより、通電時間の設定が正しいか否
かを確認してヘッドを保護することができる。
たとえ、ＭＰＵ１１０が暴走しても、そのときには端子
ＴＥＳＴにヘッドの定格通電時間より短いパルスが出力
され、かつ端子Ｖ）Ｉに電源電圧が印加されている間に
、ヘッドに対して定格通電時間を越える通電が行われる
可能性は極めて低いため１以上の本発明実施例により実
用上十分なヘッドの保護機能が得られる。
ＴＥＳＴにヘッドの定格通電時間より短いパルスが出力
され、かつ端子Ｖ）Ｉに電源電圧が印加されている間に
、ヘッドに対して定格通電時間を越える通電が行われる
可能性は極めて低いため１以上の本発明実施例により実
用上十分なヘッドの保護機能が得られる。
なお、第３図の回路では、時間設定をワンショットマル
チバイブレータＩＣＩおよびＩＣ３および抵抗とコンデ
ンサＲ１とＣ１およびＲ２とＣ２でそれぞれ行っている
が、このようにする代わりに、クロック信号を分周する
ことによって１時間設定を行うこともできる。一般に記
録装置は、ＭＰＵの制御のために、水晶発振器等による
極めて正確なりロック信号発生源を具えているので、こ
のクロック信号を利用すれば正確な時間設定を簡単に行
うことができる。
チバイブレータＩＣＩおよびＩＣ３および抵抗とコンデ
ンサＲ１とＣ１およびＲ２とＣ２でそれぞれ行っている
が、このようにする代わりに、クロック信号を分周する
ことによって１時間設定を行うこともできる。一般に記
録装置は、ＭＰＵの制御のために、水晶発振器等による
極めて正確なりロック信号発生源を具えているので、こ
のクロック信号を利用すれば正確な時間設定を簡単に行
うことができる。
［発明の効果Ｊ
以上説明したように、本発明によれば、記録ヘッド駆動
に先立ち、記録ヘッドコントローラから記録ヘッドの通
電時間に等しい時間の印字開始信号を出力し、記録ヘッ
ド保護回路では印字開始信号を受けることによりヘッド
駆動に必要な時間だけヘッド駆動電源をオンにするが、
印字開始信号がヘッドの定格通電時間よりも長い場合に
は直ちにヘッド駆動電源をオフにすることにより、ヘッ
ドに定格通電時間以上の通電が行われるのを防止し、以
て実用上十分な記録ヘッドの保護機能を得ることができ
る。
に先立ち、記録ヘッドコントローラから記録ヘッドの通
電時間に等しい時間の印字開始信号を出力し、記録ヘッ
ド保護回路では印字開始信号を受けることによりヘッド
駆動に必要な時間だけヘッド駆動電源をオンにするが、
印字開始信号がヘッドの定格通電時間よりも長い場合に
は直ちにヘッド駆動電源をオフにすることにより、ヘッ
ドに定格通電時間以上の通電が行われるのを防止し、以
て実用上十分な記録ヘッドの保護機能を得ることができ
る。
第１図は本発明保護回路を具えた記録装置の一例を示す
ブロック図、 第２図はそのヘッドドライバと記録ヘッドの構成例を示
す回路図、 第３図は本発明保護回路の一実施例を示す回路図、 第４図は本発明における正常な記録ヘッド駆動時の出力
波形例を示す信号波形図、 第５図は異常時の出力波形例を示す信号波形図、 第６図は通常の記録ヘッドの一斉駆動例の説明図、 第７図は通常時分割駆動例の説明図である。 １１０・・・制御用マイクロプロセッサ、１１２・・・
記録ヘッドコントローラ、１１３・・・記録ヘッドドラ
イバ、 １１４・・・記録ヘッド、 １１５・・・記録ヘッド保護回路。 本づご日月失方辷シリのフ′ロツ２図 ヘノドドライノでと８己士亀へラドの一イ列の区は条図
第２図 ＴＥＳＴ ｔＨＥＡＴ Ｃ□ 本全日月大方辷イタ：１の重カイ下言兇明図本分日月清
しケとイタ１１の１力イＴ言兇明図第５図 イ足釆イ？ｌ＋の説Ｂへ図 イ芝禾イ列の宮充明図 第７図
ブロック図、 第２図はそのヘッドドライバと記録ヘッドの構成例を示
す回路図、 第３図は本発明保護回路の一実施例を示す回路図、 第４図は本発明における正常な記録ヘッド駆動時の出力
波形例を示す信号波形図、 第５図は異常時の出力波形例を示す信号波形図、 第６図は通常の記録ヘッドの一斉駆動例の説明図、 第７図は通常時分割駆動例の説明図である。 １１０・・・制御用マイクロプロセッサ、１１２・・・
記録ヘッドコントローラ、１１３・・・記録ヘッドドラ
イバ、 １１４・・・記録ヘッド、 １１５・・・記録ヘッド保護回路。 本づご日月失方辷シリのフ′ロツ２図 ヘノドドライノでと８己士亀へラドの一イ列の区は条図
第２図 ＴＥＳＴ ｔＨＥＡＴ Ｃ□ 本全日月大方辷イタ：１の重カイ下言兇明図本分日月清
しケとイタ１１の１力イＴ言兇明図第５図 イ足釆イ？ｌ＋の説Ｂへ図 イ芝禾イ列の宮充明図 第７図
Claims (1)
- 【特許請求の範囲】 印字開始信号を受けて印字ヘッドを駆動する電源を第１
所定時間だけオンにする手段と、 前記印字開始信号が第２所定時間より長いか否かを判断
する手段と、 前記印字開始信号が第２所定時間より長い場合には前記
電源をオンにしている時間が前記第１所定時間内であっ
ても前記電源をオフにする手段と を具えたことを特徴とする印字ヘッド保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001255A JPS62160255A (ja) | 1986-01-09 | 1986-01-09 | 印字ヘツド保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001255A JPS62160255A (ja) | 1986-01-09 | 1986-01-09 | 印字ヘツド保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62160255A true JPS62160255A (ja) | 1987-07-16 |
Family
ID=11496346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001255A Pending JPS62160255A (ja) | 1986-01-09 | 1986-01-09 | 印字ヘツド保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62160255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0450402A2 (en) * | 1990-03-20 | 1991-10-09 | Mita Industrial Co., Ltd. | Printer with a static electricity eliminator and a taking-up means for an ink ribbon slack |
| JP2012196961A (ja) * | 2011-03-09 | 2012-10-18 | Canon Inc | 記録装置 |
-
1986
- 1986-01-09 JP JP61001255A patent/JPS62160255A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0450402A2 (en) * | 1990-03-20 | 1991-10-09 | Mita Industrial Co., Ltd. | Printer with a static electricity eliminator and a taking-up means for an ink ribbon slack |
| JP2012196961A (ja) * | 2011-03-09 | 2012-10-18 | Canon Inc | 記録装置 |
| US9272509B2 (en) | 2011-03-09 | 2016-03-01 | Canon Kabushiki Kaisha | Printing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5354135A (en) | Recorder and dot pattern control circuit | |
| JPS62160255A (ja) | 印字ヘツド保護回路 | |
| JPS62160256A (ja) | 印字ヘツド保護回路 | |
| JP2907600B2 (ja) | サーマルプリンタ | |
| JPS62290549A (ja) | 記録装置 | |
| EP0420412B1 (en) | Thermal head | |
| JP2616323B2 (ja) | ラインサーマルヘッド保護回路 | |
| JP2570768B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JPS62160538A (ja) | 記録装置のノイズ保護方法 | |
| JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JPS63295278A (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JP3222327B2 (ja) | サーマルプリンタ装置 | |
| JPH0829599B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JP3433356B2 (ja) | 印刷装置 | |
| JP3066191B2 (ja) | サーマルプリンタによる印字方法 | |
| JP2001180030A (ja) | サーマルヘッド及びサーマルプリンタ | |
| JPS61248759A (ja) | プリンタプロツタ | |
| JPH02305657A (ja) | サーマルプリンタの印字制御装置 | |
| JPH0729417B2 (ja) | 液体噴射記録装置 | |
| JPH027092B2 (ja) | ||
| JPH03108567A (ja) | サーマルプリンタの駆動制御装置 | |
| JPH02241761A (ja) | 小型サーマルプリンタ | |
| JPS6111261A (ja) | 記録装置 | |
| JPH02241762A (ja) | 小型サーマルプリンタ |