JPH03108567A - サーマルプリンタの駆動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルプリンタに関し、特にその発熱要素の
駆動結果によって発熱制御する履歴制御に関する。

〔従来の技術〕

従来からサーマルプリンタでは、サーマルヘッドの連続
使用時の熱蓄積による印字品位の低下を防止するため、
様々な方法が用いられて来ている。

その中には特公昭５５−４８６３１の様に、ドツトごと
に前のデータを記憶して通電時間を決定する方法や、特
公昭５７−１８５０７の様に駆動周期によって通電時間
を変える方式などが用いられている。これらを一般に履
歴制御方式と言う。

〔発明が解決しようとする課題〕

これら従来例では一般にＣＰＵによってデータ処理をし
ながら、サーマルヘッドのドライブＩＣへ順次データを
送出する方式が一般的であった。

このような方式では、サーマルプリンタを高速に動作さ
せようとしても処理が追いつがずサーマルプリンタの高
速化の障害となっていた。

本発明の目的は、このような従来の問題点を除去し、高
速でかっ、印字品質のよいシリアル型サーマルプリンタ
の駆動制御装置を提供することにある。

〔課題を解決するための手段〕

本発明は、複数の発熱要素を有するサーマルヘッドを用
いて印刷するサーマルプリンタに於て、ａ）前記発熱要
素の現在及び過去の駆動データを記憶する記憶回路と、 ｂ）該記憶回路に接続され任意の発熱要素の通電時間を
現在の駆動データを出力するための主通電区間と過去の
駆動データに対応する複数の副通電区間とに分割して出
力するゲート回路と、Ｃ）前記サーマルヘッドの温度も
しくはその放熱板温度を検出する感熱素子を包含し前記
発熱要素への通電時間の基準値を発生する基準パルス発
生回路と、 ｄ）該基準パルスのパルス幅を印字動作中の所定周期毎
に計測する計測手段と、 ｅ）前記基準パルスのパルス幅と前記主通電区間のパル
ス幅と前記副通電区間のパルス幅との比例関係を印刷の
モード別にテーブルにして記憶する第１のデータテーブ
ルと、 ｆ）前記印刷のモードを検出する手段と、ｇ）少なくと
も１行の印字動作に先立って前記基準パルスのパルス幅
を計測し、前記印刷のモードと前記第１のデータテーブ
ルを参照してパルス幅の少なくとも１行分の変動範囲を
所定のステップに分割し前記比例関係より主通電区間と
副通電区間のパルス幅を演算しステップ毎のパルス幅の
データを一時的なデータ記憶部に第２のデータテーブル
として格納する手段と ｈ）印字動作中前記基準パルスの計測結果に基づいて前
記通電区間を前記ゲート回路に与える通電区間信号発生
手段と、 ｉ）前記ゲート回路の出力信号に応答し前記発熱要素へ
の通電をオンオフするヘッドドライブ回路とを有し、 印字動作中の所定周期毎に前記計測手段によって前記基
準パルスを計測し前記第２のデータテーブルより発熱要
素への通電時間を求め発熱制御をすることを特徴とする
サーマルプリンタの駆動制御装置である。

〔実施例〕 第１図は本発明によるサーマルプリンタの駆動制御装置
を用いたターミナルプリンタの一実施例の構成を示す略
図である。

１は複数の発熱要素１ａを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回路
、３はＣＰＵ４とサーマルヘッドとの間に挿入されサー
マルヘッドの発熱量をドツトごとに制御するヘッド制御
回路（以下ＩＣＵと略す）、１５はサーマルヘッド１の
基板温度もしくは放熱板温度を検出する感熱素子の一種
のサーミスタ１ｂを有し、ＣＰＵ４からのＴＲＩＧ入力
に同期してパルスを発生し、発熱要素への通電時間の基
準量を決定する基準パルス発生回路、１２はＲＯＭ、１
３はＲＡＭ、１７はデータバス、１８はアドレスバス、
１９はＩ１０ボート、１４はＣＰＵ４に内蔵されたタイ
マー回路であり前記基準パルス発生回路１５のパルス輻
を測る計測手段、２０は電源ｖｈ入力端子をそれぞれ示
している。

Ｉ１０ボートには印刷のモード、例えばインクリボンの
種類とか印字スピード等を検出する印刷モード検出手段
９の一種のスイッチが接続されている。

ＣＰＵ４は、−例として８ビツトのＣＰＵを示し、ＷＲ
端子８及びタイマー回路１４などを有している。

ＨＣＵ　３はユニット回路としてＣＰＵの一種のペリフ
ェラルとして働き、ＲＯＭ　１２、ＲＡ　Ｍ　１３と同
様メモリマツプ上の特定の番地に割り当てられる。デコ
ーダ１６はこのユニット回路をアクセスするためのＣ８
端子７に接続される。５はデータバス１７に接続される
データ入力端子、６はアドレスバスの下位２ビツトを入
力するアドレス入力端子である。尚、ＲＯＭ、ＲＡＭ等
にも当然のことながらチップセレクト端子やこれに接続
されるデコーダなどが有るがこれらは省略されている。

第２図は本発明による駆動制御装置のヘッド制御回路Ｈ
ＣＵ３の詳細回路図である。

データ入力端子５はＤ９〜Ｄ７の１８ビツトデータがパ
ラレルに入力可能である。

２１〜２９は８ビツトのデータを保有するデータラッチ
回路をそれぞれ示し、２１〜２３はヘッド駆動信号のＨ
＠〜Ｈ７のデータを、２４〜２６はＨｓ”Ｈ＋ｓのデー
タを、２７〜２９は）（＋ａ〜Ｈ２３のデータをそれぞ
れラッチしている。

ヘッド駆動出力は一例として２４ドツトのサーマルヘッ
ドを駆動するものとして２４コの出力端子Ｈｅ〜Ｈ２３
を有している。

３１は現在のへラドデータの１ビツト列分を保持するラ
ッチ回路群であり、３２は１回前の過去のデータの１ビ
ツト列分を３３は２回前の過去のデータの１ビツト列分
をそれぞれ保有するラッチ回路群を示している。

３０はアドレスデコーダであり、ＣＰＵのデータ出力の
アドレス情報によってヘッドデータを８ビツトごとに振
り分けて格納したりサーマルヘッドへの通電時間を決定
する通電区間信号を発生する機能を有している、−例と
してアドレスデータの下位３ビツトＡＯ１ＡＩ、Ａ２の
ビット情報によってデータラッチ回路２１．２４．２７
を選択可能である。

ＣＰＵ４からデータバスにヘッド駆動データが出力され
ると同時に、ＷＲ倍信号出力され、あらかじめＣＰＵ４
のメモリマツプ上に定めたアドレス情報によってＣ８端
子がアクセスされ、アドレスバスの下位３ビツトの情報
によってデータラッチ回路２１．２４．２７のそれぞれ
にデータが転送される。すると既に格納されていたデー
タは、第２図の右方向、例えばデータラッチ回路２１の
データはデータラッチ回路２２へと言うようにシフトさ
れ過去のデータとして順次保持される。

３４はＣＰＵ４からの周期信号に変調された区間データ
信号を通電区間パルスとして復調する通電区間パルス発
生回路であり、パイナリイヵウンタ３５とインバータ３
５ａ１　ＡＮＤ回路３５ｂがらなっている。３４ａはパ
イナリイヵウンタのクロック入力端子、３４ｂはリセッ
ト入力端子であり、アドレスデコーダ３ｏに接続されて
いる。クロック入力は、周期を可変して転送されてくる
信号であり、この周期を選択的に取り出して区間パルス
信号をつくるのが通電区間パルス発生回路３４である。

ＣＰＵ４は区間データ信号出力手段として機能し、この
区間データ信号出力手段と通電区間パルス発生回路とか
ら通電区間信号発生手段を構成している。

第２図のゲート回路３７　（Ｇｏ）は通電区間パルス発
生回路３４の出力信号と記憶回路の駆動データとを混合
し発熱要素へのヘッド駆動信号を出力するものであり、
過去の駆動データに対応する第１のゲート回路３８と現
在の駆動データに対応する第２のゲート回路４０と過去
の駆動履歴に応じて予熱パルスを加える第３のゲート回
路３９とから構成されている。通電区間ｔ３、ｔ２、ｔ
ｌは過去の駆動デ′−夕に対応する副通電区間であり第
１のゲート回路に入力され、通電区間ｔｏは現在の駆動
データに対応する主通電区間であり第２のゲート回路に
入力される。副通電区間のうちｔ２　は予熱パルス用と
して第３のゲート回路にも入力される。

第３図はアドレスデータと機能の関係を示す説明図であ
り、Ａ２＝０のときの下位２ビツトの情報によって３つ
のデータラッチ回路を選択的にアクセス可能である。デ
ータがセットされた後、所定のアドレスをアクセスし通
電信号入力端子３４ａ、３４ｂにパルスが入力されると
発熱要素への通電がなされる。

第４図はこの通電区間パルス発生回路の入出力波形を示
すタイミング図であり、４１はリセット入力端子３４ｂ
の入力波形、４２はクロック入力端子３４ａの入力波形
を示している。クロック入力信号は周期が順次変化する
ものである。パイナリイカウンタ３５がリセット入力後
、このクロックを受は取ると４ビツトのコードに変換す
る。これをインバータ３５ａＳ　ＡＮＤ回路３５ｂによ
って、４３〜４６の出力波形に変換する。４３は３６ａ
の端子の出力波形、４４は３６ｂ端子の、４５は３６ｃ
端子の、４６は３６ｄ端子の出力波形をそれぞれ示して
いてそのパルス幅はそれぞれｔ３、ｔ２、ｔｌ、ｔｏで
ある。これらのパルス幅は発熱要素の通電時間となり、
過去の駆動履歴と対応させた通電区間として発熱要素に
付与される。

第５図は本発明による駆動制御装置のサーマルヘッドへ
の通電方法を示す説明図であり、５１．５２．５３は記
憶回路３１．３２．３３内のデータをそれぞれ示し、５
１は現在の、５２は一つ前の回の、５３は二つ前の回の
データを示している。

５４〜５８はヘッド駆動信号の出力波形を示していて、
５４はＨの端子の、５７はＨ７端子の、５８はＨ１ｌ＋
端子の出力波形をそれぞれ示している。

第５図では５３が印刷開始時のデータとして示している
。通電初回に通電オンのドツトは全ての通電区間が通電
される全通電時間が印加され、通電オフのドツトはｔ１
区間が予熱パルスとして付与される。この予熱パルスは
サーマルヘッドの基板温度を高めるだけでドツトを形成
することはない。

一つ前のタイミングで自己の発熱要素の通電データがオ
ンであると斜線部で示したｔ３区間が削減され（出力波
形５４に示す）、二つ前のタイミングで駆動データがあ
るとｔ２区間が削減され（出力波形５７に示す）、これ
が連続していると、ｔ３　＋ｔ２区間が削減される（出
力波形５４に示す）。前回の駆動結果で隣接した双方の
ドツトが通電オンである時はｔ１区間が削減される（出
力波形５６に示す）。そして全ての削減しようとして比
較されるデータがオンデータであって自己の現在のデー
タがオンの時は、ｔｏ区間のみが通電オンとなる。逆に
削減しようとして比較されるデータがオフデータで、か
つ現在のデータがオフの時は予熱パルスが与えられる。

このような駆動データの比較と通電区間の選択をゲート
回路３７が行なっている。

ヘッド制御回路２はゲートアレイ化しワンチップとする
ことによってきわめて簡略な構成を有するサーマルプリ
ンタを実現することが可能となる。

これはサーマルプリンタを用いたターミナルプリンタば
かりでなく、ポータプルワードプロセッサなどの小型化
指向の機器に組み込む場合きわめて重要な要素である。

本実施例では一例として過去のデータを二回前まで記憶
する例で示したがこれを三回、四回として通電区間の数
を４回、５回と増加することが可能であり、このように
することによって更にきめ細かな履歴制御を実現するこ
とができる。

第６図は基準パルス発生回路１５の一実施例とタイマー
回路の略図である。

抵抗器６１．６２サーミスタ１ｂによって基準電位発生
回路を、トランジスタ６４、コンデンサ６３、抵抗器６
５によって充放電回路を構成している。６６は電圧比較
回路、６７は出力用プルアップ抵抗器を示している。

ＴＲＩ　Ｇ入力端子１５ａへＣＰＵから信号が入力され
ると出力端子１５ｂからサーミスタ１ｂの働きによって
サーマルヘッドの温度に対応したパルス幅ＴＷのパルス
波形が出力される。ＣＰ　Ｕ４はタイマー回路１４を用
いてこれを計測し、サーマルヘッドに設置された発熱要
素への基準通電時間を得ることができる。タイマー回路
１４内には少なくとも３ユニツトのタイマー回路１４ａ
、１４ｂ、１４ｃが存在している。

第７図は各通電区間の比例関係を示す第１のデータテー
ブルの一例を示す説明図であり、７１．７２．７３は印
刷モードを７４．７５．７６は熱転写時のｔｏを１００
としてそれぞれの通電区間の比を示している。これらは
インクリボンの種類や印刷紙の種類などに応じてその数
を増すことが可能である。この比を基準比としてＲＯＭ
１２内に設置し、インクリボンの種類や印字スピード等
の印刷のモードに応じて、基準パルス発生回路１５の出
力パルス幅ＴＷとこのＲＯＭ内の値とから容易に各々の
通電区間のパルス幅を求めることが可能となる。−例と
して、基準パルス発生回路のパルス幅が１０を示してい
るとすれば、ｔ　３＝８０Ｘｔ　Ｏ／１００ となる。

このように基準パルス発生回路のパルス幅ＴＷは主通電
区間ｔｏを求めるような値とすることができるが、全通
電時間をＴＷとしてこれから通電区間の比によって分割
して求めることもできる。

このとき、基準パルス発生回路１５に印刷モード等によ
って出力パルス幅を可変できるよう切り換え回路を増設
すればよい。

印刷のモードを検出する手段はリボンカートリッジ等の
有無や、インクリボンの種類を判別するためプリンタ機
構部に設置されたスイッチ等の他に、インターフェイス
から伝達されるコマンドによっても印刷の種別を設定す
ることが可能でありＣＰＵを中心とする判別のためのソ
フトウェアも印刷モード検出手段の一種となる。

第８図は基準パルス発生回路の出力パルス幅と各通電区
間のパルス幅の関係を示す第２のデータテーブルの説明
図であり、装置内のＣＰＵは第７図の比に基づいて少な
くとも１行の印字動作に先立って、印刷モードに対応し
た第１のデータテーブルから演算し、少なくとも１行分
の変動範囲を所定ステップに分割し主通電区間と副通電
区間区間の各パルス幅を求め一時的な記憶部であるＲＡ
Ｍ内に第２のデータテーブルとして格納しておく。

本実施例では２４μＳ単位で、８１から８４まで４ステ
ツプのデータを保有しているが更に細かくデータを格納
することも可能である。

少なくとも１行の印字に必要なデータテーブルだけを印
字動作の開始に先立って演算しＲＡＭ内に格納すること
によって種種の印刷モード毎のデータをＲＡＭやＲＯＭ
に保有する必要がなくメモリー容量を大幅に削減するこ
とが可能となる。

データテーブルのステップ８１ではＴＷの初期値を含む
範囲であり以下８２．８３．８４、と温度上昇に合わせ
各パルス幅は減少して行く。

又、１行の印字によるサーマルヘッドの温度上昇は全温
度範囲からすれば極めて小さいと予悲されこれらは実験
によって容易に設定することができ、この面からも保有
するデータは、大幅に縮小することができる。

［動作］ 第９図は本発明によるサーマルプリンタの駆動制御装置
の動作を説明するフローチャート図であり、処理のステ
ップを２０１から２０９で表わしている。

ステップ２０１で印刷動作が開始され１行の印字動作に
先立ってステップ２０２で基準パルス幅を計測し、ステ
ップ２０３でその時の印字モードと第１のデータテーブ
ルより第２のデータテーブルを作成する。このルーチン
は印刷のためにモータを駆動しこのモータが所定のスピ
ードに立ち上がるまでの間などのわずかな時間で可能で
ある。

次に印字のタイミング検出を行なうステップ２０４に移
行し、ステップ２０５で印字タイミング毎に基準パルス
を計測し、ステップ２０６で計測結果に基づいて第２の
データテーブルを参照し主通電区間と副通電区間の区間
パルス幅データを演算する。ステップ２０７に置いて、
ゲート回路に各々の区間パルス幅データを出力する。ス
テップ２０８では印字タイミングが１行の終了かを判断
し、そうであればステップ２０９に移行し、又ステップ
２０２から再度筒２のデータテーブルを作成し以上の動
作を繰り返す。第２のデータテーブルの作成をする処理
は１行の印字毎に限定するする必要はなく、サーマルヘ
ッドの温度上昇があまり無いと判断できる場合は、５行
に１回とか、１ページに１回と言うように回数を減らす
ことも可能である。

以上の演算及びデータの格納等の処理は全てＣＰＵの作
動によって実現され、ＣＰＵはこれらの制御手段のの構
成要素となっている。

第１０図は、通電区間信号発生手段の区間データ信号出
力手段のヘッド駆動時の作動を示す説明図であり、以下
に詳述する。Ｔ　ＬＩ、　　Ｔ　　＋、Ｔ　２は通電周
期を示し、通電周期に同期して基準パルス発生回路１５
にトリガ出力ＴＲＩ　Ｇを出力する。

パルス輻ＴＷの出力端子はＣＰＵの割り込み端子（ＩＮ
Ｔと略す）４ａに入力されてサーマルヘッドの温度に応
じたパルス輻ＴＷを計測手段の一種のタイマー回路１４
ａで読みとる。次のタイミング周期でこれに応じた発熱
要素への主通電区間及び副通電区間のパルス幅値をＲＡ
Ｍ内の第２のデータテーブルを参照してを求め、これを
内蔵のタイマー回路１４ｂ、１４ｃを交互に用いてカウ
ントし、この出力時間に同期してＩＣＵの所定アドレス
をアクセスすることによって周期信号として出力する。

−例としてタイマー回路１４ｂにｔ３をセットした後タ
イマー回路１４ａが作動中にタイマー回路１４ｃにｔ２
をセットしタイマー回路１４ｂのカウント動作が終了し
たらタイマー回路１４ｃを起動しタイマー回路１４ｂに
ｔｌをセットするといった手順である。タイマー回路を
このように複数個用いることによって精度の高い時間が
得られＣＰＵの処理速度に影響されず正確な通電制御が
可能となる。更にタイマー出力の処理も遅延時間が最小
となるようＣＰＵの内部割り込み機能を用いている。こ
のようにタイマー回路を複数装備したＣＰＵ４は通電区
間信号発生手段の一部を分担していることになる。パル
ス輻ＴＷの読み取りはヘッドの駆動の所定周期ごとに行
ない、時々刻々と変わるサーマルヘッドの温度に対応さ
せることによって蓄熱を防止し良好な印字品質を実現で
きる。

第１１図は基準パルス発生回路及びその周辺部の他の実
施例の略図であり、サーマルヘッドの駆動温度特性に一
致させた温度−パルス輻特性を持たせた回路である。

９１は定電流回路を形成するオペアンプでありトランジ
スタ９４から所定の定電流■１がコンデンサ９２に供給
されるトランジスタ９８は電流値Ｔ１を変換するもので
あり前記した印字モードによってＴＷ出出力パル輻幅切
り換えるときに用いるものである。９５はサーマルヘッ
ドの温度を検出しリニアライズした電位に変換するオペ
アンプである。この出力電位Ｖｋとコンデンサの電位を
電圧比較回路９６に入力しＴＲＩＧ入力後からＶｋ電位
までの充電時間をパルス幅出力として出力する。更にこ
の出力はトランジスタ１００にインバータ９７を介して
接続されヘッドドライブ回路をＩＣ化したヘッドドライ
ブＩＣｌ０Ｉの電源端子をオンオフする。コンデンサ９
９はトリガ入力時のみトランジスタ９３が作動しないよ
うに挿入された保護用の素子でありこのように接続する
ことによってサーマルヘッドの異常時の通電を防止する
ことが可能となる。

温度−パルス幅特性に影響する抵抗器１１１から１１６
、及びボリウムＶＲを実験によって選定することによっ
て広い範囲の温度条件に置いて良好な印字特性を実現す
ることが可能となった。

本実施例によれば測定したパルス幅を所定のパルス幅の
比率で分割することによって容易に通電区間の値を求め
ることができ補正などが不用となりパルス幅テーブルを
簡略に作製可能である。

本実施例ではタイマー回路を内蔵したＣＰＵの例で説明
したが、タイマーを別にＣＰＵの外部に付属する方法で
も良い。

〔発明の効果〕

本発明によれば過去の駆動履歴によるデータ処理をＣＰ
Ｕで行なう必要がないため、ＣＰＵの高速処理が可能と
なり、サーマルプリンタの印字スピードを上昇すること
が可能となる。

又、印字スピードやインクリボンの種類といった印字モ
ードの種別の多いターミナルプリンタに於いては、それ
ぞれの種別毎のパルス幅のデータをＲＯＭ内に格納して
置く必要が無いため、ＲＯＭの容量を削減し、更に必要
な分だけを、ＲＯＭ内の最小限のデータから展開する方
法のためＲＡＭの容量も削減が可能であり、コストダウ
ンに果たす役割が大きい。

更に、通電区間を発生する基準信号として周期に変調し
た区間パルス信号をＣＰＵ内部で発生することができ、
記憶される過去のデータが増加したときも回路負担が少
ないという利点を有している。又、印刷紙、インクリボ
ンの種類によって通電区間を可変したり、予熱パルスの
幅を変更したりする場合もＣＰＵ４が、ＲＡＭ内に設置
されたテーブルから容易に通電区間を求め、これを周期
信号に変換するだけで良いため、きわめて簡略な方法で
最適な通電時間を設定することが可能である。

又、ＲＡＭ内のテーブルを参照するだけで各通電区間が
設定でき、印字タイミング中に演算処理して区間を求め
る方法に比較しきわめて高速処理が可能となる。

以上詳述したごとく本発明によるサーマルプリンタの駆
動制御装置は、発熱要素を用いて印刷する如きあらゆる
タイプのプリンタに応用が可能でありきわめて有益なも
のである。

【図面の簡単な説明】

第１図は本発明によるサーマルプリンタの駆動制御装置
を用いたターミナルプリンタの一実施例の構成を示す略
図。 第２図は本発明のサーマルプリンタの駆動制御装置のヘ
ッド制御回路ＨＣＵ３の詳細回路図。 第３図は本発明のサーマルプリンタの駆動制御装置のヘ
ッド制御回路のアドレスデータと機能の関係を示す説明
図。 第４図は本発明の駆動制御装置の通電区間パルス発生回
路の入出力波形を示す説明図。 第５図は本発明の駆動制御装置のサーマルヘッドへの通
電方法を示す説明図。 第６図は本発明の駆動制御装置に用いる基準パルス発生
回路及びタイマー回路の一実施例の略図。 第７図は本発明の駆動制御装置の通電区間の比の一例を
示す説明図。 第８図は本発明による基準パルス発生回路の出力パルス
幅と各通電区間のパルス幅の関係を示す第２のデータテ
ーブルの説明図。 第９図は本発明によるサーマルプリンタの駆動制御装置
の動作を説明するフローチャート図。 第１０図は、通電区間信号発生手段の区間データ信号出
力手段のヘッド駆動時の作動を示す説明図。 第１１図は本発明による基準パルス発生回路及びその周
辺部の他の実施例の略図。 １　・　・　・ １　ａ　・ １　ｂ　・ ２　・ ４　・ ９　・ ３１、３ １５　・ サーマルヘッド 発熱要素 感熱素子（サーミスタ） ヘッドドライブ回路 ＣＰＵ 印刷モード検出手段 ３３・・・記憶回路 基準パルス発生回路 ３４　・ 通電区間パルス発生回路 　７ ゲー ト回路

Claims (1)

1. 【特許請求の範囲】 １）複数の発熱要素を有するサーマルヘッドを用いて、
   該発熱要素の駆動履歴を少なくとも過去２回以上を記憶
   し、この記憶結果に基づいて前記発熱要素のそれぞれの
   通電時間を制御しながら印字する如きサーマルプリンタ
   に於て、 ａ）前記発熱要素の現在及び過去の駆動データを記憶す
   る記憶回路と、 ｂ）該記憶回路に接続され任意の発熱要素の通電時間を
   現在の駆動データを出力するための主通電区間と過去の
   駆動データに対応する複数の副通電区間とに分割して出
   力するゲート回路と、 ｃ）前記サーマルヘッドの温度もしくはその放熱板温度
   を検出する感熱素子を包含し前記発熱要素への通電時間
   の基準値を発生する基準パルス発生回路と、 ｄ）該基準パルスのパルス幅を印字動作中の所定周期毎
   に計測する計測手段と、 ｅ）前記基準パルスのパルス幅と前記主通電区間のパル
   ス幅と前記副通電区間のパルス幅との比例関係を印刷の
   モード別にテーブルにして記憶する第１のデータテーブ
   ルと、 ｆ）前記印刷のモードを検出する印刷モード検出手段、 ｇ）少なくとも１行の印字動作に先立って前記基準パル
   スのパルス幅を計測し、前記印刷のモードと前記第１の
   データテーブルを参照してパルス幅の少なくとも１行分
   の変動範囲を所定のステップに分割し前記比例関係より
   主通電区間と副通電区間のパルス幅を演算しステップ毎
   のパルス幅のデータを一時的なデータ記憶部に第２のデ
   ータテーブルとして格納する手段と ｈ）印字動作中前記基準パルスの計測結果に基づいて前
   記通電区間を前記ゲート回路に与える通電区間信号発生
   手段と、 ｉ）前記ゲート回路の出力信号に応答し前記発熱要素へ
   の通電をオンオフするヘッドドライブ回路とを有し、 印字動作中の所定周期毎に前記計測手段によつて前記基
   準パルスを計測し前記第２のデータテーブルより発熱要
   素への通電時間を求め発熱制御をすることを特徴とする
   サーマルプリンタの駆動制御装置。 ２）前記基準パルス発生回路は前記サーマルヘッドの駆
   動時の温度−パルス幅特性に略近似した特性を有するこ
   とを特徴とする請求項１記載のサーマルプリンタの駆動
   制御装置。