JPS6228555B2 - - Google Patents
Info
- Publication number
- JPS6228555B2 JPS6228555B2 JP5751379A JP5751379A JPS6228555B2 JP S6228555 B2 JPS6228555 B2 JP S6228555B2 JP 5751379 A JP5751379 A JP 5751379A JP 5751379 A JP5751379 A JP 5751379A JP S6228555 B2 JPS6228555 B2 JP S6228555B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch element
- turned
- discharge lamp
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の詳細な説明】
本発明は放電灯点灯装置に関する。
始動時に比較的高電圧を必要とするこの種の放
電灯点灯装置は種々のものが提案されており、第
１図および第２図はこの種の従来例を示す。すな
わち、商用電源ＶSにより第２図イの破線ａに示
すような電源電圧を与えると、インダクタンス
Ｌ、放電灯ＬAの両フイラメントF1，F2を介して
整流ブリツジBDの出力端には全波整流電圧が生
じてトランジスタからなるスイツチ素子Ｓに印加
される。E1は直流電源、１は放電灯ＬAの両端子
間の零電圧検出トリガ回路、２はスイツチ素子の
制御用単安定マルチバイブレータであり、この単
安定マルチバイブレータ２を零電圧検出トリガ回
路１とによつて制御回路が構成されている。
電灯点灯装置は種々のものが提案されており、第
１図および第２図はこの種の従来例を示す。すな
わち、商用電源ＶSにより第２図イの破線ａに示
すような電源電圧を与えると、インダクタンス
Ｌ、放電灯ＬAの両フイラメントF1，F2を介して
整流ブリツジBDの出力端には全波整流電圧が生
じてトランジスタからなるスイツチ素子Ｓに印加
される。E1は直流電源、１は放電灯ＬAの両端子
間の零電圧検出トリガ回路、２はスイツチ素子の
制御用単安定マルチバイブレータであり、この単
安定マルチバイブレータ２を零電圧検出トリガ回
路１とによつて制御回路が構成されている。
前記のスイツチ素子Ｓに印加される全波整流電
圧が零でなくある値を有している期間は抵抗R0
を介してトランジスタTr1のベース電流が流れト
ランジスタTr1のコレクタ電位は、直流電源E1の
負電位となつているが、第２図において時刻t2に
相当した全波整流電圧が零となつた時点でトラン
ジスタTr1が非導通となり、コレクタ電圧が急上
昇するため、コンデンサC1、抵抗R1よりなる微
分回路を介して正のトリガパルスがダイオード
D1を介して単安定マルチバイブレータ２に与え
られる。単安定マルチバイブレータ２は通常トラ
ンジスタTr3のベース電流が抵抗R2、ダイオード
D2を介して流れるため導通しており、トランジ
スタTr2が非導通となつており、主スイツチ素子
Ｓは非導通となつているが、前記のトリガパルス
により時刻t2で単安定マルチバイブレータ２が準
安定状態に移行し、トランジスタTr2が導通しト
ランジスタTr3が非導通となり、このためトラン
ジスタTr3のコレクタ電位が上がり主スイツチ素
子Ｓが導通する。この結果、商用電源ＶSからイ
ンダクタンスＬ、放電灯ＬAのフイラメントF1、
整流ブリツジBD、主スイツチ素子Ｓ、整流ブリ
ツジBD、放電灯ＬAのフイラメントF2を介して第
２図ロの時刻t2からt3に示したように電流が流
れ、インダクタンスＬにエネルギーが蓄積され
る。
圧が零でなくある値を有している期間は抵抗R0
を介してトランジスタTr1のベース電流が流れト
ランジスタTr1のコレクタ電位は、直流電源E1の
負電位となつているが、第２図において時刻t2に
相当した全波整流電圧が零となつた時点でトラン
ジスタTr1が非導通となり、コレクタ電圧が急上
昇するため、コンデンサC1、抵抗R1よりなる微
分回路を介して正のトリガパルスがダイオード
D1を介して単安定マルチバイブレータ２に与え
られる。単安定マルチバイブレータ２は通常トラ
ンジスタTr3のベース電流が抵抗R2、ダイオード
D2を介して流れるため導通しており、トランジ
スタTr2が非導通となつており、主スイツチ素子
Ｓは非導通となつているが、前記のトリガパルス
により時刻t2で単安定マルチバイブレータ２が準
安定状態に移行し、トランジスタTr2が導通しト
ランジスタTr3が非導通となり、このためトラン
ジスタTr3のコレクタ電位が上がり主スイツチ素
子Ｓが導通する。この結果、商用電源ＶSからイ
ンダクタンスＬ、放電灯ＬAのフイラメントF1、
整流ブリツジBD、主スイツチ素子Ｓ、整流ブリ
ツジBD、放電灯ＬAのフイラメントF2を介して第
２図ロの時刻t2からt3に示したように電流が流
れ、インダクタンスＬにエネルギーが蓄積され
る。
単安定マルチバイブレータ２はコンデンサ
C2、抵抗R2で決まる一定の時間後、元の状態に
戻りトランジスタTr3が導通し主スイツチ素子Ｓ
が遮断され、インダクタンスＬの蓄積エネルギー
が商用電源ＶSの電圧に重畳され、第２図イにお
いて実線の時刻t3〜t4に示すようなパルス電圧と
なり放電灯ＬAの両端に印加され、これをくり返
すことにより放電灯点灯期間中常に再点弧がなさ
れ、例えば100Vの商用電源にて40W螢光灯（ラ
ンプ電圧105V）を定格点灯出来、電源電圧に近
いランプ電圧でも容易に点灯することが出来、こ
れによりインダクタンスＬの形状、重量を小さく
し、損失を小さくし、総合効率を高くすることが
出来るように構成されている。
C2、抵抗R2で決まる一定の時間後、元の状態に
戻りトランジスタTr3が導通し主スイツチ素子Ｓ
が遮断され、インダクタンスＬの蓄積エネルギー
が商用電源ＶSの電圧に重畳され、第２図イにお
いて実線の時刻t3〜t4に示すようなパルス電圧と
なり放電灯ＬAの両端に印加され、これをくり返
すことにより放電灯点灯期間中常に再点弧がなさ
れ、例えば100Vの商用電源にて40W螢光灯（ラ
ンプ電圧105V）を定格点灯出来、電源電圧に近
いランプ電圧でも容易に点灯することが出来、こ
れによりインダクタンスＬの形状、重量を小さく
し、損失を小さくし、総合効率を高くすることが
出来るように構成されている。
一般に放電灯の始動の際には始動直前にランプ
のフイラメントを予熱することが必要である。し
かるに上記のように構成された従来例においては
始動時の予熱期間がほとんどなくランプの劣化が
激しいという欠点を有している。また、予熱期間
を設けるとしても、一般に高耐圧のトランジスタ
はhfeが小さくオン状態に保つだけの十分なベー
ス電流が得にくい。さらに何らかの方法でトラン
ジスタをオンさせて予熱した場合にもインダクタ
ンスＬが小さいために予熱電流が大きくなりすぎ
るという欠点もあつた。
のフイラメントを予熱することが必要である。し
かるに上記のように構成された従来例においては
始動時の予熱期間がほとんどなくランプの劣化が
激しいという欠点を有している。また、予熱期間
を設けるとしても、一般に高耐圧のトランジスタ
はhfeが小さくオン状態に保つだけの十分なベー
ス電流が得にくい。さらに何らかの方法でトラン
ジスタをオンさせて予熱した場合にもインダクタ
ンスＬが小さいために予熱電流が大きくなりすぎ
るという欠点もあつた。
本発明は上記の欠点を改善し、始動時に先行予
熱を行いランプの劣化を防止すると共に、予熱電
流を適正に保つて回路素子の発熱劣化をも防ぐ放
電灯点灯装置を提供することを目的とするもので
ある。
熱を行いランプの劣化を防止すると共に、予熱電
流を適正に保つて回路素子の発熱劣化をも防ぐ放
電灯点灯装置を提供することを目的とするもので
ある。
以下、図面に沿つて本発明を説明する。
第３図は本発明の基本構成回路を示すもので、
図においてＬは点弧用チヨークコイルで、商用電
源ＶSを放電灯ＬAとの間に直列に接続されてい
る。放電灯ＬAのフイラメントは、ま整流ブリツ
ジBD1の入力端に接続され、この整流ブリツジ
BD1の一出力端はスイツチ素子Ｓのコレクタに接
続されていると共に、制御回路CIと接続され、
かつ他の出力端はスイツチ素子Ｓのエミツタと接
続されていると共に、制御回路CIと接続されて
いる。スイツチ素子Ｓのベースは第２のスイツチ
SW2を介し前記の制御回路CIに接続され、かつ
ベース・コレクタ間には第１のスイツチSW1を介
し抵抗ＲBが接続されている。なお、ここにおい
て制御回路CIは第１図に示した零電圧検出トリ
ガ回路１および単安定マルチバイブレータ２によ
り構成されている。
図においてＬは点弧用チヨークコイルで、商用電
源ＶSを放電灯ＬAとの間に直列に接続されてい
る。放電灯ＬAのフイラメントは、ま整流ブリツ
ジBD1の入力端に接続され、この整流ブリツジ
BD1の一出力端はスイツチ素子Ｓのコレクタに接
続されていると共に、制御回路CIと接続され、
かつ他の出力端はスイツチ素子Ｓのエミツタと接
続されていると共に、制御回路CIと接続されて
いる。スイツチ素子Ｓのベースは第２のスイツチ
SW2を介し前記の制御回路CIに接続され、かつ
ベース・コレクタ間には第１のスイツチSW1を介
し抵抗ＲBが接続されている。なお、ここにおい
て制御回路CIは第１図に示した零電圧検出トリ
ガ回路１および単安定マルチバイブレータ２によ
り構成されている。
この場合においては放電灯ＬAの始動時に、ス
イツチSW2を開き、SW1を閉じることにより抵抗
ＲBを介し、hfeが小さく、従来コレクタ・エミツ
タ間を十分にオンできなかつたスイツチ素子Ｓの
ベースに十分大きなバイアスを与え、コレクタ・
エミツク間をオンして、放電灯ＬAの両フイラメ
ントに十分大きな予熱電流を流すことが可能とな
るわけである。次に一定時間が経過し、十分に予
熱が行なわれた後は逆にスイツチSW2を閉じ、
SW1を開くことにより、従来例の回路動作と同様
に放電灯を点灯維持することになる。このように
してフイラメントを先行予熱した後に始動動作を
行なわせ、ランプの劣化を防ぐものである。
イツチSW2を開き、SW1を閉じることにより抵抗
ＲBを介し、hfeが小さく、従来コレクタ・エミツ
タ間を十分にオンできなかつたスイツチ素子Ｓの
ベースに十分大きなバイアスを与え、コレクタ・
エミツク間をオンして、放電灯ＬAの両フイラメ
ントに十分大きな予熱電流を流すことが可能とな
るわけである。次に一定時間が経過し、十分に予
熱が行なわれた後は逆にスイツチSW2を閉じ、
SW1を開くことにより、従来例の回路動作と同様
に放電灯を点灯維持することになる。このように
してフイラメントを先行予熱した後に始動動作を
行なわせ、ランプの劣化を防ぐものである。
次に第３図の基本回路構成例を示したスイツチ
SW1及びSW2にそれぞれサイリスタ及びダイオー
ドを用いた実施例を第４図に示し、第５図に示す
タイムチヤートを参照しつつ本発明を説明する。
第５図イ，ロ，ハ，ニは、それぞれ商用電源Ｖ
S、スイツチ素子SW1のトリガ電圧Ｖg、スイツチ
素子Ｓのコレクタ電流Ｉc、制御回路CIよりスイ
ツチ素子Ｓのベースへ与えられる電流Ｉbを示し
ている。
SW1及びSW2にそれぞれサイリスタ及びダイオー
ドを用いた実施例を第４図に示し、第５図に示す
タイムチヤートを参照しつつ本発明を説明する。
第５図イ，ロ，ハ，ニは、それぞれ商用電源Ｖ
S、スイツチ素子SW1のトリガ電圧Ｖg、スイツチ
素子Ｓのコレクタ電流Ｉc、制御回路CIよりスイ
ツチ素子Ｓのベースへ与えられる電流Ｉbを示し
ている。
そして、いまｔ＝０で電源を投入すると、第５
図イに示す電源の電圧ＶSの始めの10〜20サイク
ルを予熱期間として、ロ図に示すようにこのＶS
と同期したトリガパルスＶgを各ＶSの半サイクル
の１回の割合でスイツチSW1のゲートに加える
と、抵抗ＲBを介しスイツチ素子Ｓのベースにバ
イアスが与えられ、この間スイツチ素子Ｓのコレ
クタ電流ＩcはスイツチSW1によつて位相制御さ
れ、ハ図に示すコレクタ電流すなわち予熱電流が
流れる。このようにスイツチSW1を適当に位相制
御を行うことにより、予熱電流を適正直に保つこ
とが可能である。その後なんらかの方法によつて
ｔ＝t1でトリガパルスＶgを停止して制御回路CI
の動作に従つてスイツチ素子Ｓ制御する。制御回
路CIはスイツチ素子Ｓのコレクタ・エミツタ間
の電圧が零になつた時点でパルス発振を行なうの
で、ニ図のように最初の１パルスはＶS＝０の時
点から始まり、それによつて点灯した後は従来例
のようにランプ電圧が０の位相でパルスが発生す
る。
図イに示す電源の電圧ＶSの始めの10〜20サイク
ルを予熱期間として、ロ図に示すようにこのＶS
と同期したトリガパルスＶgを各ＶSの半サイクル
の１回の割合でスイツチSW1のゲートに加える
と、抵抗ＲBを介しスイツチ素子Ｓのベースにバ
イアスが与えられ、この間スイツチ素子Ｓのコレ
クタ電流ＩcはスイツチSW1によつて位相制御さ
れ、ハ図に示すコレクタ電流すなわち予熱電流が
流れる。このようにスイツチSW1を適当に位相制
御を行うことにより、予熱電流を適正直に保つこ
とが可能である。その後なんらかの方法によつて
ｔ＝t1でトリガパルスＶgを停止して制御回路CI
の動作に従つてスイツチ素子Ｓ制御する。制御回
路CIはスイツチ素子Ｓのコレクタ・エミツタ間
の電圧が零になつた時点でパルス発振を行なうの
で、ニ図のように最初の１パルスはＶS＝０の時
点から始まり、それによつて点灯した後は従来例
のようにランプ電圧が０の位相でパルスが発生す
る。
以後の動作は従来例と変わる所はない。
次に、この実施例のスイツチSW1を制御するた
めにゲートに与えるトリガパルスを発生させるト
リガ回路の一例を示す。第６図がこのトリガ回路
の一例である。すなわち商用電源ＶSをトランス
Ｔを介し適当な電圧に変圧した後、整流ブリツジ
BD2で全波整流し、抵抗r1を介してコンデンサC1
の両端子間に端子電圧Ｖc1を発生させる。この端
子電圧Ｖc1がSBSのブレークオーバー電圧より大
きくなると、SBSはオンして、SBSと接続された
コンデンサC3及び抵抗r5によつて構成される微分
回路を介し、この中点とゲートが接続されたスイ
ツチSW1のゲートにトリガが与えられる。一方
SBSよりの出力によりダイオードＤ、抵抗r2を介
しコンデンサC2に充電される。ここでSBSが10〜
20回オンしたときに定電圧ダイオードZDのツエ
ナ電圧よりもコンデンサC2の充電電圧が高くな
るようにコンデンサC2、抵抗r2及び定電圧ダイオ
ードZDの定数を選べば、SBSが10〜20回オンし
た後はコンデンサC2の充電電圧により定電圧ダ
イオードZD及び抵抗r3を介しトランジスタTrの
ベースにバイアスが与えられ、トランジスタTr
のコレクタ、エミツタ間がオンしてSBSがオンし
てもスイツチSW1のゲートがトリガされないよう
になり、第５図ロに示すトリガパルスが得られ
る。また、コンデンサC1及び抵抗r1の定数により
トリガパルスの位相制御が可能であり、これによ
り放電灯ＬAの予熱電流を適正値に保つことがで
きる。
めにゲートに与えるトリガパルスを発生させるト
リガ回路の一例を示す。第６図がこのトリガ回路
の一例である。すなわち商用電源ＶSをトランス
Ｔを介し適当な電圧に変圧した後、整流ブリツジ
BD2で全波整流し、抵抗r1を介してコンデンサC1
の両端子間に端子電圧Ｖc1を発生させる。この端
子電圧Ｖc1がSBSのブレークオーバー電圧より大
きくなると、SBSはオンして、SBSと接続された
コンデンサC3及び抵抗r5によつて構成される微分
回路を介し、この中点とゲートが接続されたスイ
ツチSW1のゲートにトリガが与えられる。一方
SBSよりの出力によりダイオードＤ、抵抗r2を介
しコンデンサC2に充電される。ここでSBSが10〜
20回オンしたときに定電圧ダイオードZDのツエ
ナ電圧よりもコンデンサC2の充電電圧が高くな
るようにコンデンサC2、抵抗r2及び定電圧ダイオ
ードZDの定数を選べば、SBSが10〜20回オンし
た後はコンデンサC2の充電電圧により定電圧ダ
イオードZD及び抵抗r3を介しトランジスタTrの
ベースにバイアスが与えられ、トランジスタTr
のコレクタ、エミツタ間がオンしてSBSがオンし
てもスイツチSW1のゲートがトリガされないよう
になり、第５図ロに示すトリガパルスが得られ
る。また、コンデンサC1及び抵抗r1の定数により
トリガパルスの位相制御が可能であり、これによ
り放電灯ＬAの予熱電流を適正値に保つことがで
きる。
なお、第７図は第６図に示したトリガ回路を第
４図に示した本発明の実施例に適用した場合の総
合回路図を示すもので対応する部分には同一符号
を用い詳細な説明は省略する。
４図に示した本発明の実施例に適用した場合の総
合回路図を示すもので対応する部分には同一符号
を用い詳細な説明は省略する。
以上説明してきたように本発明によれば、先行
予熱することでランプの劣化を減少させる。また
トランジスタのベース電流をコレクタより得るこ
とによつてhfeの小さなトランジスタに対しても
十分なベース電流を流すことができ、予熱時にト
ランジスタに加わる負担が小さい。さらに、予熱
電流を位相制御することができ、予熱電流を適当
な値に保つて、チヨークやトランジスタの発熱や
劣化の防止できる等の効果を有する。
予熱することでランプの劣化を減少させる。また
トランジスタのベース電流をコレクタより得るこ
とによつてhfeの小さなトランジスタに対しても
十分なベース電流を流すことができ、予熱時にト
ランジスタに加わる負担が小さい。さらに、予熱
電流を位相制御することができ、予熱電流を適当
な値に保つて、チヨークやトランジスタの発熱や
劣化の防止できる等の効果を有する。
第１図は従来の放電灯点灯装置の回路図、第２
図イ，ロはその動作説明図、第３図は本発明の基
本回路構成図、第４図は同上の回路構成図、第５
図は各部の波形を示すもので、イは商用電源Ｖ
S、ロは第１のスイツチのトリガ電圧Ｖg、ハはス
イツチ素子のコレクタ電流Ｉc、ニは制御回路か
らスイツチ素子に与えられるベース電流、第６図
は本発明に用いられるトリガ回路、第７図は第６
図に示したトリガ回路を本発明に適用した場合の
回路説明図である。 ＶS……商用電源、Ｌ……インダクタンス、ＬA
……放電灯、SW1……第１のスイツチ、SW2……
第２のスイツチ、Ｓ……スイツチ素子、ＲB……
抵抗、CI……制御回路、BD，BD2……整流ブリ
ツジ回路。
図イ，ロはその動作説明図、第３図は本発明の基
本回路構成図、第４図は同上の回路構成図、第５
図は各部の波形を示すもので、イは商用電源Ｖ
S、ロは第１のスイツチのトリガ電圧Ｖg、ハはス
イツチ素子のコレクタ電流Ｉc、ニは制御回路か
らスイツチ素子に与えられるベース電流、第６図
は本発明に用いられるトリガ回路、第７図は第６
図に示したトリガ回路を本発明に適用した場合の
回路説明図である。 ＶS……商用電源、Ｌ……インダクタンス、ＬA
……放電灯、SW1……第１のスイツチ、SW2……
第２のスイツチ、Ｓ……スイツチ素子、ＲB……
抵抗、CI……制御回路、BD，BD2……整流ブリ
ツジ回路。
Claims (1)
- １ 商用電源とインダクタンス素子との直列回路
の両端に放電灯の第１、第２のフイラメントの一
端を接続して第１の閉回路を形成すると共に、前
記第１、第２のフイラメントの他端間にスイツチ
素子を接続して前記商用電源、インダクタンス素
子、第１、第２のフイラメントと第２の閉回路を
形成し、制御回路により前記放電灯の両端電圧が
零となるのを検出して前記商用電源の各半サイク
ルの前半部の一定期間に前記スイツチ素子をオン
し、このオン期間に前記インダクタンス素子にエ
ネルギを蓄積し、この各半サイクルにおける前記
スイツチ素子の次のオフ期間に前記エネルギを前
記商用電源の電圧に重畳して前記放電灯に印加し
て始動および点灯動作を行う放電灯点灯装置にお
いて、前記スイツチ素子の一端とこのスイツチ素
子の制御端との間に第１のスイツチと抵抗との直
列回路を挿入すると共に、前記制御回路と前記ス
イツチ素子の制御端との間に第２のスイツチを挿
入し、前記商用電源の投入後の一定期間にわたつ
て前記商用電源の各半サイクル毎に所定の位相で
前記第１のスイツチをオンし、かつ前記第２のス
イツチをオフし、前記一定期間の経過後に前記第
１のスイツチをオフし、かつ前記第２のスイツチ
をオンして前記制御回路からの信号を前記スイツ
チ素子に与えることを特徴とする放電灯点灯装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751379A JPS55148392A (en) | 1979-05-10 | 1979-05-10 | Device for firing discharge lamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751379A JPS55148392A (en) | 1979-05-10 | 1979-05-10 | Device for firing discharge lamp |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55148392A JPS55148392A (en) | 1980-11-18 |
| JPS6228555B2 true JPS6228555B2 (ja) | 1987-06-20 |
Family
ID=13057808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5751379A Granted JPS55148392A (en) | 1979-05-10 | 1979-05-10 | Device for firing discharge lamp |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55148392A (ja) |
-
1979
- 1979-05-10 JP JP5751379A patent/JPS55148392A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55148392A (en) | 1980-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4572988A (en) | High frequency ballast circuit | |
| CA1184593A (en) | Electronic fluorescent lamp ballast | |
| US5426346A (en) | Gas discharge lamp ballast circuit with reduced parts-count starting circuit | |
| US5923126A (en) | Fluorescent lamp electronic ballast with rapid voltage turn-on after preheating | |
| JPS6228555B2 (ja) | ||
| JP2934166B2 (ja) | 点灯装置 | |
| JPH0963779A (ja) | 瞬間点灯式蛍光灯点灯回路 | |
| JPS6210000B2 (ja) | ||
| JPS6115600Y2 (ja) | ||
| JPS6111920Y2 (ja) | ||
| JPS629680Y2 (ja) | ||
| JP3511661B2 (ja) | 低電圧電球用電源装置 | |
| JPS5915038Y2 (ja) | 放電灯点灯装置 | |
| JP3282185B2 (ja) | ハロゲンランプ用電源装置 | |
| JP3198777B2 (ja) | 放電灯点灯装置 | |
| JP3378117B2 (ja) | 点灯装置 | |
| JPH0155758B2 (ja) | ||
| JPH031919Y2 (ja) | ||
| JP2691427B2 (ja) | 放電灯点灯装置 | |
| JPS6121395B2 (ja) | ||
| JPS649719B2 (ja) | ||
| JPS6121394B2 (ja) | ||
| JPS6171596A (ja) | 放電灯点灯装置 | |
| JPH01248969A (ja) | 電力変換装置 | |
| JPH08317662A (ja) | 電力変換装置 |