JPS62281757A - サイリスタ制御装置 - Google Patents
サイリスタ制御装置Info
- Publication number
- JPS62281757A JPS62281757A JP12250686A JP12250686A JPS62281757A JP S62281757 A JPS62281757 A JP S62281757A JP 12250686 A JP12250686 A JP 12250686A JP 12250686 A JP12250686 A JP 12250686A JP S62281757 A JPS62281757 A JP S62281757A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- thyristor
- output
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、モーター等の負荷の通電制御を行うサイリス
タ等の導通を制御するサイリスタ制御装置に関するもの
である。
タ等の導通を制御するサイリスタ制御装置に関するもの
である。
従来の技術
従来、モーター等の負荷通電を制御する双方向性サイリ
スタ（以後サイリスクと呼ぶ）の導通制御は第５図に示
すサイリスタ制御装置で行なわれていた。すなわち、交
流電源とモーター２７をサイリスタ２５．２６を介して
接続し、交流電源に同期してパルスを発生する電源同期
信号発生回路２１を交流電源に接続していた。電源同期
信号発生回路２１のパルスに同期してパルス信号を出力
する制御回路２２の出力は、トランジスタ２３゜２４を
介してサイリスク２５．２６のゲートに接続され、サイ
リスタ２５．２６の導通制御を行っていた。制御回路２
２は電源同期信号発生回路２１により発生する電源同期
信号（以後ＺＶＳ信号と呼ぶ）をカウントし、第６図に
示すように、交流電源に同期して、ｚｖＳ信号の４回に
つき２回、一定幅のパルス信号を出力し、トランジスタ
２３またはトランジスタ２４をオンさせて、サイリスタ
２５またはサイリスタ２６を交流電源の１サイクルごと
にオンオフしていた。モーター２７の速度制御は、ｚｖ
Ｓ信号の発生回数に対して何回、制御回路２２からパル
ス信号を出力するかによって行っていた。
スタ（以後サイリスクと呼ぶ）の導通制御は第５図に示
すサイリスタ制御装置で行なわれていた。すなわち、交
流電源とモーター２７をサイリスタ２５．２６を介して
接続し、交流電源に同期してパルスを発生する電源同期
信号発生回路２１を交流電源に接続していた。電源同期
信号発生回路２１のパルスに同期してパルス信号を出力
する制御回路２２の出力は、トランジスタ２３゜２４を
介してサイリスク２５．２６のゲートに接続され、サイ
リスタ２５．２６の導通制御を行っていた。制御回路２
２は電源同期信号発生回路２１により発生する電源同期
信号（以後ＺＶＳ信号と呼ぶ）をカウントし、第６図に
示すように、交流電源に同期して、ｚｖＳ信号の４回に
つき２回、一定幅のパルス信号を出力し、トランジスタ
２３またはトランジスタ２４をオンさせて、サイリスタ
２５またはサイリスタ２６を交流電源の１サイクルごと
にオンオフしていた。モーター２７の速度制御は、ｚｖ
Ｓ信号の発生回数に対して何回、制御回路２２からパル
ス信号を出力するかによって行っていた。
発明が解決しようとする問題点
しかし、モーター２７の電流位相は変化するため、モー
ターへの通電を制御するサイリスタへの駆動出力のパル
ス幅は一定幅以上としてサイリスタの点弧失敗を防止す
る必要があった。そのためサイリスタ駆動の電流が多く
消費されるという問題点を有していた。
ターへの通電を制御するサイリスタへの駆動出力のパル
ス幅は一定幅以上としてサイリスタの点弧失敗を防止す
る必要があった。そのためサイリスタ駆動の電流が多く
消費されるという問題点を有していた。
本発明はこのような問題点を解決するものでサイリスタ
駆動電流を減少させ、電源の負担を軽くすることを目的
とするものである。
駆動電流を減少させ、電源の負担を軽くすることを目的
とするものである。
問題点を解決するための手段
上記目的を達成するために本発明のサイリスタ制御装置
は、交流電源に同期してパルスを発生する電源同期信号
発生回路と、前記電源同期信号発生回路の出力に同期し
て、所定幅のパルス信号を出力する制御回路と、前記制
御回路のパルス信号より、パルス幅の小さいパルスを出
力するパルス発生回路と、サイリスタの駆動回路を備え
、前記サイリスタの駆動回路は、前記制御回路の出力と
前記パルス発生回路の出力の論理積をとった信号を出力
してサイリスタを駆動する構成としている。
は、交流電源に同期してパルスを発生する電源同期信号
発生回路と、前記電源同期信号発生回路の出力に同期し
て、所定幅のパルス信号を出力する制御回路と、前記制
御回路のパルス信号より、パルス幅の小さいパルスを出
力するパルス発生回路と、サイリスタの駆動回路を備え
、前記サイリスタの駆動回路は、前記制御回路の出力と
前記パルス発生回路の出力の論理積をとった信号を出力
してサイリスタを駆動する構成としている。
作 用
この構成により、パルス幅の狭いパルスをサイリスタ点
弧に必要な間、すなわち制御回路のパルス幅の間だけサ
イリスタの駆動信号として出力しているため、電源電流
の消費が少なくなり、電源の負担を軽くすることができ
る。
弧に必要な間、すなわち制御回路のパルス幅の間だけサ
イリスタの駆動信号として出力しているため、電源電流
の消費が少なくなり、電源の負担を軽くすることができ
る。
実施例
以下、本発明の実施例について、第１図〜第４図を参照
して説明する。図において電源同期信号発生回路１は交
流電源２の零点に同期してＺｖＳ信号を発生する。モー
ター３はサイリスタ４．６のオンオフにより回転を制御
される。制御回路６は電源同期信号発生回路１のＺＶＳ
信号に同期してサイリスタ４，５の駆動信号を出力する
。パルス幅の狭い高周波のパルス信号を出力するパルス
発生回路７は抵抗１２．１３を介してトランジスタ８，
９のベースに接続されている。制御回路６のサイリスク
駆動出力１６．１７もトランジスタ８．９のベースに接
続されている。そして、トランジスタ８，９はパルス発
生回路７のパルス出力と制御回路のパルス出力の論理積
をとった信号を抵抗１０．１１を介してサイリスタ４，
５のゲートに出力する。電源同期信号発生回路１．制御
回路了、トランジスタ８，９は直流電源１４により電力
供給されている。
して説明する。図において電源同期信号発生回路１は交
流電源２の零点に同期してＺｖＳ信号を発生する。モー
ター３はサイリスタ４．６のオンオフにより回転を制御
される。制御回路６は電源同期信号発生回路１のＺＶＳ
信号に同期してサイリスタ４，５の駆動信号を出力する
。パルス幅の狭い高周波のパルス信号を出力するパルス
発生回路７は抵抗１２．１３を介してトランジスタ８，
９のベースに接続されている。制御回路６のサイリスク
駆動出力１６．１７もトランジスタ８．９のベースに接
続されている。そして、トランジスタ８，９はパルス発
生回路７のパルス出力と制御回路のパルス出力の論理積
をとった信号を抵抗１０．１１を介してサイリスタ４，
５のゲートに出力する。電源同期信号発生回路１．制御
回路了、トランジスタ８，９は直流電源１４により電力
供給されている。
この構成において、交流電源２に同期して交流電源２の
半サイクルを一単位としてサイリスタ４まだは５を導通
制御してモーター３の速度制御を行なう場合について説
明する。電源同期信号発生回路１は第３図に示すように
、交流電源２の零点に同期してＺｖＳ信号を発生する。
半サイクルを一単位としてサイリスタ４まだは５を導通
制御してモーター３の速度制御を行なう場合について説
明する。電源同期信号発生回路１は第３図に示すように
、交流電源２の零点に同期してＺｖＳ信号を発生する。
制御回路６はマイクロコンピュータ等で構成されており
、前記ＺｖＳ信号を人力し、これをカウントしこのＺＶ
Ｓ信号に同期してパルス信号（サイリスタ駆動信号）を
出力する。この制御回路６の動作をサイリスク４を駆動
する場合について第２図を参照して説明する。
、前記ＺｖＳ信号を人力し、これをカウントしこのＺＶ
Ｓ信号に同期してパルス信号（サイリスタ駆動信号）を
出力する。この制御回路６の動作をサイリスク４を駆動
する場合について第２図を参照して説明する。
制御回路６は、前記ＺｖＳ信号の入力を待ち、入力端子
１５からＺｖＳ信号が入力されると、カウンタＮを１つ
加算し、Ｎが一定値Ｎ１ になる毎にカウンタＮを“０
″にリセットし、一定値Ｎ１ になるまでは、カウンタ
ＮがＮ２未満では出力端子１６をＬｏ にしてトランジ
スタ８をオフし、Ｎ２以上になるとタイマーにより一定
時限カウントし、その間、出力端子１６をＨｉ （高
インピーダンス）にしサイリスタ駆動信号を出力する。
１５からＺｖＳ信号が入力されると、カウンタＮを１つ
加算し、Ｎが一定値Ｎ１ になる毎にカウンタＮを“０
″にリセットし、一定値Ｎ１ になるまでは、カウンタ
ＮがＮ２未満では出力端子１６をＬｏ にしてトランジ
スタ８をオフし、Ｎ２以上になるとタイマーにより一定
時限カウントし、その間、出力端子１６をＨｉ （高
インピーダンス）にしサイリスタ駆動信号を出力する。
この時、このサイリスタ駆動信号のパルス幅は交流電源
の半サイクルの％以下程度のパルス幅に設定されている
。なお、この時、もしパルス幅が広がりすぎると次の半
サイクルもサイリスタ４がオンするおそれがある。パル
ス発生回路７は、前記出力端子１６より出力されるサイ
リスタ駆動信号より周波数が高く、デユティ−比がＸや
％等の低い比率のチョップ出力（狭い幅のパルス）を出
しており、トランジスタ８は、前記サイリスタ駆動信号
と、前記チョップ出力が両方Ｈ１になったときにオンす
る。
の半サイクルの％以下程度のパルス幅に設定されている
。なお、この時、もしパルス幅が広がりすぎると次の半
サイクルもサイリスタ４がオンするおそれがある。パル
ス発生回路７は、前記出力端子１６より出力されるサイ
リスタ駆動信号より周波数が高く、デユティ−比がＸや
％等の低い比率のチョップ出力（狭い幅のパルス）を出
しており、トランジスタ８は、前記サイリスタ駆動信号
と、前記チョップ出力が両方Ｈ１になったときにオンす
る。
これによりサイリスタ４のゲート電流は、前記サイリス
タ駆動信号と、前記チョップ出力の論理和をとった信号
となり、サイリスタ４は交流電源２０半サイクルを一単
位としてオンオフを繰り返し、モーター３は低速で回転
し、速度制御されることとなる。第３図の波形はＮ１＝
４．Ｎ２＝２ に設定した場合であり、この時、モータ
ー３の回転数はほぼ最高回転数の％程度となる。なお、
モーター３に流れる電流は第４図イのようになる。
タ駆動信号と、前記チョップ出力の論理和をとった信号
となり、サイリスタ４は交流電源２０半サイクルを一単
位としてオンオフを繰り返し、モーター３は低速で回転
し、速度制御されることとなる。第３図の波形はＮ１＝
４．Ｎ２＝２ に設定した場合であり、この時、モータ
ー３の回転数はほぼ最高回転数の％程度となる。なお、
モーター３に流れる電流は第４図イのようになる。
また、他の実施例としてＮ ｓ 、 Ｎ２ ＝１に設
定した場合でも速度制御は可能で、その場合の電流波形
は第４図口のようになる。このようにＮ１゜Ｎ２の設定
値によりモーター３の回転数を可変制御できる。
定した場合でも速度制御は可能で、その場合の電流波形
は第４図口のようになる。このようにＮ１゜Ｎ２の設定
値によりモーター３の回転数を可変制御できる。
発明の効果
以上のように本発明によれば、狭い幅のパルス信号をサ
イリスタの点弧失敗のない聞出力するため、少ない消費
電流でサイリスタの制御が可能であり、電源回路の容量
を減らすことができる。特にサイリスタによりモーター
を半サイクルを単位として通電制御する場合、点弧失敗
によりオフ時の半サイクルもオンさせてしまうことを確
実に防止でき、高い効果を得ることができる。
イリスタの点弧失敗のない聞出力するため、少ない消費
電流でサイリスタの制御が可能であり、電源回路の容量
を減らすことができる。特にサイリスタによりモーター
を半サイクルを単位として通電制御する場合、点弧失敗
によりオフ時の半サイクルもオンさせてしまうことを確
実に防止でき、高い効果を得ることができる。
第１図は本発明の実施例のサイリスタ制御装置の構成図
、第２図は本発明の実施例のサイリスク制御装置の制御
回路の動作を示すフローチャート、第３図は本発明の実
施例のサイリスク制御装置の各部の波形図、第４図は本
発明の実施例のサイリスタ制御装置により制御されたサ
イリスタの通電電流波形図、第６図は従来のサイリスタ
制御装置の構成図、第６図は従来のサイリスク制御装置
の各部の波形図である。 １・・・・・電源同期信号発生回路、２・・・・交流電
源、４．５・・・・・・サイリスタ、６・・・・・・制
御回路、７・・・・・・パルス発生回路、８，９・・・
・・・トランジスタ、１ｏ。 １１．１２．１３・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ４５−−−ｎす又り ａ、ｑ−−一トラノづ又り 第２図 第３図 第 ４ 図 第５図
、第２図は本発明の実施例のサイリスク制御装置の制御
回路の動作を示すフローチャート、第３図は本発明の実
施例のサイリスク制御装置の各部の波形図、第４図は本
発明の実施例のサイリスタ制御装置により制御されたサ
イリスタの通電電流波形図、第６図は従来のサイリスタ
制御装置の構成図、第６図は従来のサイリスク制御装置
の各部の波形図である。 １・・・・・電源同期信号発生回路、２・・・・交流電
源、４．５・・・・・・サイリスタ、６・・・・・・制
御回路、７・・・・・・パルス発生回路、８，９・・・
・・・トランジスタ、１ｏ。 １１．１２．１３・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ４５−−−ｎす又り ａ、ｑ−−一トラノづ又り 第２図 第３図 第 ４ 図 第５図
Claims (2)
- （１）交流電源に同期してパルスを発生する電源同期信
号発生回路と、前記電源同期信号発生回路の出力に同期
して、所定幅のパルス信号を出力する制御回路と、前記
制御回路のパルス信号よりパルス幅の小さいパルスを出
力するパルス発生回路と、サイリスタの駆動回路を備え
、前記サイリスタの駆動回路は、前記制御回路の出力と
前記パルス発生回路の出力の論理積をとった信号を出力
してサイリスタを駆動するサイリスタ制御装置。 - （２）交流電源の半サイクルを一単位として、サイリス
タを導通制御する特許請求の範囲第１項記載のサイリス
タ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12250686A JPS62281757A (ja) | 1986-05-28 | 1986-05-28 | サイリスタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12250686A JPS62281757A (ja) | 1986-05-28 | 1986-05-28 | サイリスタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62281757A true JPS62281757A (ja) | 1987-12-07 |
Family
ID=14837530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12250686A Pending JPS62281757A (ja) | 1986-05-28 | 1986-05-28 | サイリスタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281757A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109862A (ja) * | 1989-12-22 | 1992-04-10 | Bosch Siemens Hausgeraete Gmbh | 複数個のトライアックの動的点弧方法および制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129735U (ja) * | 1974-08-27 | 1976-03-03 |
-
1986
- 1986-05-28 JP JP12250686A patent/JPS62281757A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129735U (ja) * | 1974-08-27 | 1976-03-03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109862A (ja) * | 1989-12-22 | 1992-04-10 | Bosch Siemens Hausgeraete Gmbh | 複数個のトライアックの動的点弧方法および制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62281757A (ja) | サイリスタ制御装置 | |
| JPS6122560B2 (ja) | ||
| JP3373994B2 (ja) | 単相モータの制御装置並びに該単相モータの制御装置を用いたアクチュエータ | |
| JPS607472B2 (ja) | 電動機の制御装置 | |
| JPS6146187A (ja) | 直流電動機の速度制御装置 | |
| JPH1023779A (ja) | 電圧駆動型トランジスタドライブ電源装置 | |
| JPH0515194A (ja) | モータ制御方法及び装置 | |
| JP2641420B2 (ja) | モータ制御回路 | |
| JPH04285499A (ja) | ステッピングモーターの制御装置 | |
| JPS62185593A (ja) | フアンモ−タの制御装置 | |
| KR940003721Y1 (ko) | 스텝모터 구동전류 제어회로 | |
| JPH01315292A (ja) | モータ制御回路 | |
| JPS63181694A (ja) | 家庭用マツサ−ジ器のモ−タ−制御回路 | |
| JPH0729684Y2 (ja) | 電動車輌用モ−タ駆動制御装置 | |
| JPH0316532A (ja) | ジャー炊飯器の制御装置 | |
| JPS58139694A (ja) | モ−タの低速運転回路 | |
| JPS63245298A (ja) | 誘導性負荷駆動回路 | |
| JPS63186996A (ja) | 空気調和機の風量可変制御装置 | |
| JPH0449892A (ja) | ポンプ駆動装置 | |
| JPS61199493A (ja) | 電動機の回転数制御装置 | |
| JPS5943905B2 (ja) | 電力変換装置の制御方法 | |
| JPS61210900A (ja) | 発電制御装置 | |
| JPS63213491A (ja) | モ−タ制御方式 | |
| JPH03151596A (ja) | 扇風機等の駆動装置 | |
| JPH05253141A (ja) | 電気掃除機 |