JPS62274759A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62274759A JPS62274759A JP11737086A JP11737086A JPS62274759A JP S62274759 A JPS62274759 A JP S62274759A JP 11737086 A JP11737086 A JP 11737086A JP 11737086 A JP11737086 A JP 11737086A JP S62274759 A JPS62274759 A JP S62274759A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pin
- shape
- bending
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims abstract description 10
- 238000005452 bending Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000032683 aging Effects 0.000 abstract description 2
- 238000005219 brazing Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000734 martensite Inorganic materials 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- HLXZNVUGXRDIFK-UHFFFAOYSA-N nickel titanium Chemical compound [Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni] HLXZNVUGXRDIFK-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、当該装置を構成する
リードビ/のいわゆるビン曲りの問題を解決することの
できる技術に関する。
リードビ/のいわゆるビン曲りの問題を解決することの
できる技術に関する。
メモリ回路や論理回路が形成された半導体チップは外部
に接続するための内部配線(接続端子)を有している。
に接続するための内部配線(接続端子)を有している。
例えば内部配線はAノを極配線により構成され、外部と
の電気的相互接続をとるためにこの内部配線と接続した
電極部パッドを備えている。
の電気的相互接続をとるためにこの内部配線と接続した
電極部パッドを備えている。
半導体チップはかかる内部配線を外部のものと何らかの
方法により接続することによりメモリ(記憶)機能など
を奏し得る。
方法により接続することによりメモリ(記憶)機能など
を奏し得る。
例えば、ワイヤボンディング法によれば、上記電極部パ
ッドとコネクタ用ワイヤの一端部とを熱圧着法などのワ
イヤボンディング技術により接続し、さらに、外部接続
端子である例えばリードフレームのリードと当該コネク
タ用ワイヤの他端部を同様忙して接続すると、かかるワ
イヤボ/ディ/グにより半導体素子は電気的に接続され
機能することができる。
ッドとコネクタ用ワイヤの一端部とを熱圧着法などのワ
イヤボンディング技術により接続し、さらに、外部接続
端子である例えばリードフレームのリードと当該コネク
タ用ワイヤの他端部を同様忙して接続すると、かかるワ
イヤボ/ディ/グにより半導体素子は電気的に接続され
機能することができる。
該リードは、プリント配線基板などの実装基板の孔にプ
ラグイン実装されたり、あるいはその表面に面付は実装
されたりする。
ラグイン実装されたり、あるいはその表面に面付は実装
されたりする。
かかる外部接続端子であるリードピン(リード)は一般
に金属により構成され、該リードを有するリードフレー
ムは例えばNi−Fe系合金(コバールなど)やCu系
合金などより成る。
に金属により構成され、該リードを有するリードフレー
ムは例えばNi−Fe系合金(コバールなど)やCu系
合金などより成る。
前記半導体素子の内部配線を外部に引出しするための電
極部パッドはその集積度に応じて数が増え、それに伴な
い、該バンドと接続するリードピンの数も増えることに
なる。いわゆる多ビン化の要請ということであり、リー
ドピンの数を増加しようとすると、該ビンの幅も狭いも
のにせざるを得す、そうすると、強度的に弱いものにな
り、当該ピンが何かのひょうしに曲ってしまうことが起
こり易くなってきている。例えば、かかるビン曲りは、
複数のり−ドピンが引出された半導体装置組立部材につ
いて1ぎ頼性の試験などをしようとする場合などに起こ
り、前記プリント配縁基板等に実装する場合の障害とな
る。
極部パッドはその集積度に応じて数が増え、それに伴な
い、該バンドと接続するリードピンの数も増えることに
なる。いわゆる多ビン化の要請ということであり、リー
ドピンの数を増加しようとすると、該ビンの幅も狭いも
のにせざるを得す、そうすると、強度的に弱いものにな
り、当該ピンが何かのひょうしに曲ってしまうことが起
こり易くなってきている。例えば、かかるビン曲りは、
複数のり−ドピンが引出された半導体装置組立部材につ
いて1ぎ頼性の試験などをしようとする場合などに起こ
り、前記プリント配縁基板等に実装する場合の障害とな
る。
また、リードピンが曲り、変形を起こすことにより、リ
ード間がシ目−トしたりすることもあり、ピン曲りによ
り各種の不良を生じる。
ード間がシ目−トしたりすることもあり、ピン曲りによ
り各種の不良を生じる。
従来、かかるビン曲りが生じた場合、人手などにより力
を加えて元の形に戻すようにしているが、これでは作業
に手間がかかるばかりでなり、ビン曲りを生じたものを
なかなか尤の形に戻すことには困難を伴なう。
を加えて元の形に戻すようにしているが、これでは作業
に手間がかかるばかりでなり、ビン曲りを生じたものを
なかなか尤の形に戻すことには困難を伴なう。
なお、リードピンについて述べた文献の例として、19
80年1月15日株工業調査会発行rIC化実装技術」
第135〜146がある。
80年1月15日株工業調査会発行rIC化実装技術」
第135〜146がある。
本発明はかかるピン曲りの問題を解消し、加熱により元
の正常な状態に復元することのできるリードピンを有す
る半導体装置を提供することを目的とする。
の正常な状態に復元することのできるリードピンを有す
る半導体装置を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および箔材図面からあきらかくなるであ
ろう。
本明細書の記述および箔材図面からあきらかくなるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明ではリードピンを形状記憶合金により構成して成
る。
る。
形状記憶合金は、マルテンサイト変態による形状記憶効
果を示す。すなわち、材料に塑性変形を行って、その材
料の固有な臨界点以上に加熱したとき、材料が変形前の
形状に復帰する現象を示す。
果を示す。すなわち、材料に塑性変形を行って、その材
料の固有な臨界点以上に加熱したとき、材料が変形前の
形状に復帰する現象を示す。
例えばピングリッドアレイパッケージにおいて、ペース
から垂直方向に出されたリードピンについて真直ぐな状
態を元の状態とすると、ビン曲りが生じた場合、実装前
に、加熱すると、形状が復帰し、元の真直ぐな状態にな
るので、これをプリント配線基板にプラグイン実装すれ
ばよい。
から垂直方向に出されたリードピンについて真直ぐな状
態を元の状態とすると、ビン曲りが生じた場合、実装前
に、加熱すると、形状が復帰し、元の真直ぐな状態にな
るので、これをプリント配線基板にプラグイン実装すれ
ばよい。
その他ビン曲りが生じたときには必要に応じて加熱する
ことにより元の状態に回復できろので、ピン曲りの問題
を解消できる。
ことにより元の状態に回復できろので、ピン曲りの問題
を解消できる。
次に、本発明を、図面に示す実施例に基づいて説明する
。
。
第1人図はペース1にリードピン2がロウ材3によりロ
ウ材されている状態(元の状態)を示す。
ウ材されている状態(元の状態)を示す。
第1B図に示すように、リードピン2に曲りを生じた場
合、加熱をすると、第1C図に示すように、リードピン
2は元の状態に復帰する。
合、加熱をすると、第1C図に示すように、リードピン
2は元の状態に復帰する。
本発明の形状記憶合金によるリードピンは各種の半導体
装置に適用できる。
装置に適用できる。
第2図はピングリットアレイパッケージに適用したもの
で、ガラスエポキシ基板4の裏面から垂直方向に多数の
、形状記憶合金よりなるリードピン5が出て(・る。
で、ガラスエポキシ基板4の裏面から垂直方向に多数の
、形状記憶合金よりなるリードピン5が出て(・る。
第3図はフラットパックパッケージ(PPP)だ適用し
た例で、パッケージ本体6から多数の、形状記憶合金よ
りなるリードピン7が四方向に引出されている。
た例で、パッケージ本体6から多数の、形状記憶合金よ
りなるリードピン7が四方向に引出されている。
第4図はセラミックデエアルインラインパッケージに適
用した例で、パッケージ本体80両側から多数の、形状
記憶合金よりなるリード9が出ている。
用した例で、パッケージ本体80両側から多数の、形状
記憶合金よりなるリード9が出ている。
本発明に使用される形状記憶合金としては適宜の温度あ
るいは応力の下でマルテンサイトとして知られている原
子配列に変態および逆変態できるような結晶構造をもつ
ものであれば各種の合金が適用できる。
るいは応力の下でマルテンサイトとして知られている原
子配列に変態および逆変態できるような結晶構造をもつ
ものであれば各種の合金が適用できる。
ニチノールとして知られているニッケル(Ni)−チタ
ン(Ti)合金、AuCd、Cu−,4人A+、aNi
、CuaA−6、Cu−、、Znなどの合金が例示され
る。リードピンとして成形加工性に優れていることがよ
い。
ン(Ti)合金、AuCd、Cu−,4人A+、aNi
、CuaA−6、Cu−、、Znなどの合金が例示され
る。リードピンとして成形加工性に優れていることがよ
い。
本発明によれば第1人図〜第1C図で図示のように、ビ
ン曲りの問題を解消でき、その曲りの問題を解消しよう
とする時点で、例えばエージング工程での熱工程を経由
させることにより、その形状記憶効果により、元のビン
形状(正常な)に回復することができる。
ン曲りの問題を解消でき、その曲りの問題を解消しよう
とする時点で、例えばエージング工程での熱工程を経由
させることにより、その形状記憶効果により、元のビン
形状(正常な)に回復することができる。
本発明によれば、実装に際しても、その実装基板−\の
半田付の際の加熱によりビン曲りを解消できるし、また
、実装前に加熱して正常な状態とし、次いで、実装を行
なってもよく、実装作東が有利となる。
半田付の際の加熱によりビン曲りを解消できるし、また
、実装前に加熱して正常な状態とし、次いで、実装を行
なってもよく、実装作東が有利となる。
さらに、本発明によればビン曲りがないのでリードシ曹
−トな防止できる。
−トな防止できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、フラットパッケージ構成の半導体装置の場合に
おいて、それに使われるリードフレームにおけるインナ
ーリード部分のようなリードピン部分もまた半導体製造
時の不所望な外力によって曲げられてしまう恐れがある
。それ故にこのようなリードフレームのようなリードピ
/にもこの発明を適用できる。
おいて、それに使われるリードフレームにおけるインナ
ーリード部分のようなリードピン部分もまた半導体製造
時の不所望な外力によって曲げられてしまう恐れがある
。それ故にこのようなリードフレームのようなリードピ
/にもこの発明を適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によればリードピンの曲りの問題を解消でき、リ
ードフレームを防止でき、実装が有利である。
ードフレームを防止でき、実装が有利である。
第1人図はリードピンの元の状態(正常な状態)を示す
説明図、 第1B図はピン曲りを生じているリードピンの説明図、 第1C図はリードピンの形状回復状態を示す説明図、 第2図に’!、PG人パッケージの一例斜視図、第3図
はPPPの一例斜視図、 第4図はデュアルインラインパッケージの一例斜視図で
ある。 1・・・ベース、2・・・リードビ/、3・・・ロウ材
、4・・・ガラスエポキシ基板、5・・・リードピン、
6・・・パッケージ本体、7・・・リードピン、8・・
・パッケージ本体、9・・・リード。 第 1 図
説明図、 第1B図はピン曲りを生じているリードピンの説明図、 第1C図はリードピンの形状回復状態を示す説明図、 第2図に’!、PG人パッケージの一例斜視図、第3図
はPPPの一例斜視図、 第4図はデュアルインラインパッケージの一例斜視図で
ある。 1・・・ベース、2・・・リードビ/、3・・・ロウ材
、4・・・ガラスエポキシ基板、5・・・リードピン、
6・・・パッケージ本体、7・・・リードピン、8・・
・パッケージ本体、9・・・リード。 第 1 図
Claims (1)
- 【特許請求の範囲】 1、形状記憶合金よりなるリードピンを有して成ること
を特徴とする半導体装置。 2、半導体装置が、パッケージベースに形状記憶合金よ
りなるリードピンを垂設して成るピングリッドアレイパ
ッケージである、特許請求の範囲第1項記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11737086A JPS62274759A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11737086A JPS62274759A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62274759A true JPS62274759A (ja) | 1987-11-28 |
Family
ID=14709977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11737086A Pending JPS62274759A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62274759A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0341946U (ja) * | 1989-08-31 | 1991-04-22 |
-
1986
- 1986-05-23 JP JP11737086A patent/JPS62274759A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0341946U (ja) * | 1989-08-31 | 1991-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6869825B2 (en) | Folded BGA package design with shortened communication paths and more electrical routing flexibility | |
US5375320A (en) | Method of forming "J" leads on a semiconductor device | |
US6084293A (en) | Stacked semiconductor device | |
JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
CN101226903B (zh) | 半导体装置 | |
JPS63246851A (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
JP2002043494A (ja) | 集積回路用の平坦化されたプラスチック・パッケージ・モジュール | |
JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
JPS59222947A (ja) | 半導体装置およびその製造方法 | |
JP3075617B2 (ja) | 半導体集積回路装置 | |
JPS62274759A (ja) | 半導体装置 | |
EP0616367A1 (en) | Lead structure and lead connecting method for semiconductor device | |
EP0618613A1 (en) | Connections arrangement for semiconductor devices | |
JPH04316897A (ja) | Icカード | |
EP3958300A1 (en) | External terminal for semiconductor module | |
JPH0368163A (ja) | 半導体装置 | |
JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
JP2000216188A (ja) | ワイヤボンディング方法、半導体装置、回路基板、電子機器及びワイヤボンディング装置 | |
JP3958451B2 (ja) | アンテナコイル付icカード | |
JP3036597B1 (ja) | 半導体装置用リードフレーム | |
JPH0685153A (ja) | 表面実装型電子部品 | |
JPH0410632A (ja) | 半導体装置の製造方法 | |
JPS61248454A (ja) | 半導体装置およびその取付基板 | |
JP2000138315A (ja) | Bga型ic及びbga型icの製造方法 | |
JPH09115951A (ja) | 半導体装置及びその製造方法 |