JPS62269258A - 複数バスシステムスタ−トアツプ方式 - Google Patents

複数バスシステムスタ−トアツプ方式

Info

Publication number
JPS62269258A
JPS62269258A JP61112351A JP11235186A JPS62269258A JP S62269258 A JPS62269258 A JP S62269258A JP 61112351 A JP61112351 A JP 61112351A JP 11235186 A JP11235186 A JP 11235186A JP S62269258 A JPS62269258 A JP S62269258A
Authority
JP
Japan
Prior art keywords
bus
setting means
address group
coupling mechanism
group setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61112351A
Other languages
English (en)
Inventor
Akio Yamamuro
山室 晶男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61112351A priority Critical patent/JPS62269258A/ja
Publication of JPS62269258A publication Critical patent/JPS62269258A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数バスシステムスタートアップ方式に関し、
特に中間バス構成および延長バス構成の複数のバスを含
む計算機システムにおける複数バスシステムスタートア
ップ方式に関する。
〔従来の技術〕
従来、この種の複数バスシステムスタートアップ方式で
は、中間バス構成および延長バス構成の複数のバスが結
合されているものとしてこれらハスに接続されている周
辺装置の認識を行おうとするが、複数のバスが周辺切換
装置という機械的な切換手段の切換えによって結合され
ていたので、この切換手段により複数のバスが結合され
ていない場合には中間バスおよび延長バスに接続されて
いる周辺装置を認識することができず、所望とする計算
機システムを構築できない。このため、所望とする計算
機システムを構築するためには、システムスタートアッ
プ前に切換手段を手動で切り換えて計算機システムに含
めようとする周辺装置が接続された中間バスおよび延長
バスを結合させておく必要があった。
〔発明が解決しようとする問題点〕
上述した従来の複数バスシステムスタートアップ方式は
、中間バス構成および延長バス構成の複数のバスが機械
的な切換手段によって結合されていたので、所望とする
計算機システムを構築するためにはシステムスタートア
ップ前に機械的な切換手段によるバス結合状態を意識し
て切換手段を手動で切り換えて計算機システムに含めよ
うとする周辺装置が接続された中間バスおよび延長バス
を計算機システムに結合しておく必要があるという欠点
がある。
本発明の目的は、上述の点に鑑み、システムスタートア
ンプ前に機械的な切換手段によるバス結合状態を意識し
て切換手段を手動で切り換えておく必要のない複数バス
システムスタートアップ方式を提供することにある。
(101題点を解決するための手段〕 本発明の複数バスシステムスタートアップ方式は、複数
のバスを結合するためのバス結合機構を備える複数バス
構成の計算機システムにおいて、初期ローダを外部記憶
装置上に生成する初期化設定手段と、前記複数のバスの
結合に必要な情報をアドレス群として前記バス結合機構
に設定するアドレス群設定手段を外部記憶装置上に生成
するバス結合機構構成手段と、前記初期ローダを前記外
部記憶装置から主記憶にロードして実行させこの初期ロ
ーダにより前記アドレス群設定手段を前記外部記憶装置
から前記主記憶にロードして実行させるアドレス群設定
手段実行手段と、このアドレス群設定手段実行手段の実
行後に前記複数バスシステムをスタートアップさせるシ
ステムスタートアップ手段とを有する。
〔作用〕
本発明の複数バスシステムスタートアップ方式では、第
1段階として、初期化設定手段が外部記憶装置上に初期
ローダを生成し、バス結合機構構成手段が外部記憶装置
上にアドレス群設定手段を生成し、第2段階として、ア
ドレス群設定手段実行手段が初期ローダを主記憶にロー
ドして実行させこの初期ローダによりアドレス群設定手
段を主記憶にロードして実行させ、この後にシステムス
タートアンプ手段が計算機システムをスタートアンプさ
せる。
〔実施例〕
次に、本発明について図面を参照して説明する。
まず、本発明の一実施例の説明に入る前に、本発明の複
数バスシステムスタートアップ方式で使用されるバス結
合機構について説明する。
例えば、第9図に示すような2系のCPU″1とCPU
 ”2とが制御部81を介して1台の周辺装置83に接
続された中間バス構成の計算機システムの場合、システ
ムスタートアップ前の周辺装置83の初期化時に制御部
8Iの機械的なスイッチ84がどちらか一方の系のCP
U (例えば、CPU ”1)に接続されてしまうので
、周辺装置83を他系のCPU(例えば、CPU ”2
)から使用しようとしても、計算機システムを一旦停止
させたり周辺装置83が稼動していないことをソフトウ
ェアの指示により&N認したりした後にスイッチ84を
手作業で切り換えない限り、他系のCPUからは周辺装
置83を使用することはできなかった。
このような手作業によるスイッチ84の切換えは大変面
倒であるので、第8図に示すように、メモリ等のハード
ウェアでなるバス結合機構91および92をCPU ”
3およびCPU ”4と制御部93との間に設け、シス
テムスタートアンプ前の周辺装置96の初期化時にバス
結合機構91および92内のテーフ″ル94および95
にCPU ’3およびCPU 憫4と周辺装置96との
間のバス結合に関する情報を設定して、両系のCPU 
”3およびCPU”4から周辺装置96をソフトウェア
的に切り換えて使用できるようにすることが行われてい
る。
第8図は、中間バス構成の計算機システムにおけるバス
結合機構91および92を示しているが、第6図および
第7図に示すような延長バス構成の計算機システムで使
用されるバス結合機構19は、第5図に示すようにバス
結合のためのローカルバス用RAM63およびリモート
バス用RAM64を備え、これらR,AM63および6
4に対してバス結合用情報をアドレス群として設定する
ことにより、ローカルバス61とリモートバス62とを
接続または切断するようになっている。なお、第6図お
よび第7図中の10.〜■08は周辺装置を示す。
第1図は、本発明の一実施例を示す構成図である。本実
施例の複数バスシステムスタートアンプ方式は、コンソ
ール11と、初期化設定手段12と、バス結合機構構成
手段13と、アドレス群設定手段実行手段14と、シス
テムスタートアップ手段15と、初期ローダ16と、ア
ドレス群設定手段17と、外部記憶装置18と、バス結
合機構19とから構成されている。
初期化設定手段12は、コンソール11から入力される
初期化コマンドに応して初期ローダ16を外部記憶装置
18上に生成するものである。
バス結合機構構成手段13は、コンソール11から入力
されるバス結合機構コマンドに応じて複数のバスの結合
に必要な情報をアドレス群としてバス結合機構19に設
定するアドレス群設定手段17を外部記憶装置18上に
生成するものである。
アドレス群設定手段実行手段14は、計算機システムの
電源立上げ時またはリセット時に初期ローダ16を外部
記憶装置18から主記憶にロードして実行させ、この初
期ローダ16によりアドレス群設定手段17を外部記憶
装置18から主記憶にロードして実行させるものである
システムスタートアップ手段15は、主記憶上にロード
された標準IPLを実行させて、計算機システムをスタ
ートアンプさせるものである。
第2図を参照すると、初期化設定手段12における処理
は、初期ローダ作成ステップ21からなる。
第3図を参照すると、バス結合機構構成手段13におけ
る処理は、アドレス群設定手段作成ステップ31からな
る。
第4図を参照すると、アドレス群設定手段実行手段14
における処理は、初期ローダ実行ステップ41と、アド
レス群設定手段実行ステップ42と、■PL変更ステッ
プ43とからなる。
次に、このように構成された本実施例の複数バスシステ
ムスタートアップ方式の動作について説明する。
まず、第1段階として、操作者がコンソール11より初
期化コマンドを人力すると、初期化設定手段12は外部
記憶装置18上に初期ローダ16を作成する(ステップ
21)、!いて、操作者がコンソール11よりバス結合
機構コマンドを入力すると、バス結合機fIII構成手
段13は外部記憶装置18上にアドレス群設定手段17
を作成する(ステップ31)。なお、ステップ21およ
び31で外部記憶装置18上に初期ローダ16およびア
ドレス群設定手段17が一旦作成されると、これらはア
ドレス群設定手段実行手段14により外部記憶装置18
から何度でも読み出すことが可能である。
次に、外部記憶装置18上に初期ローダ16およびアド
レス群設定手段17が一旦作成された後に、第2段階と
して、操作者がシステムの電源を立ち上げたり、コンソ
ール11を介して計算機システムをリセットしたりする
と、アドレス群設定手段実行手段14は外部記憶装置1
8から初期ローダ16を読み出して主記憶にロードし実
行させる(ステップ41)、このため、初期ローダ16
がさらに外部記憶装置18からアドレス群設定手段17
を読み出して主記憶にロードし実行させる(ステップ、
+2)、これにより、バス結合機構19へのアドレス群
の設定が行われ、中間バス構成および延長バス構成の複
数のバスが結合される。さらに、アドレス群設定手段実
行手段14は、主記憶上のバス結合機構用のIPLを標
準IPLに変更し、実行を標準IPLの開始アドレスに
移す(ステップ43)。この後、システムスタートアッ
プ手段15が起動され、計算機システムのスタートアン
プが行われる。これにより、周辺装置の認識が行われ、
認識された周辺装置が計算機システムに組み込まれて、
計算機システムが構築される。
〔発明の効果〕
以上説明したように本発明は、 ■ 初期化設定手段、バス結合機構構成手段、アドレス
群設定手段実行手段およびシステムスタートアップ手段
を設けることにより、システムスタートアップ時に中間
バス構成および延長バス構成の複数のバスのバス結合状
態を意識することなく計算機システムの構築が可能とな
る、■ また、中間バス構成および延長ハス構成の複数
のバスの結合を機械的な切換手段の手動切換えによるこ
となしにソフトウェア的に行うことができる、 という効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図中に示した初期化設定手段における処理を示す流
れ図、 第3図は第1図中に示したバス結合機構構成手段におけ
る処理を示す流れ図、 第4図は第1図中に示したアドレス群設定手段実行手段
における処理を示す流れ図、 第5図は延長バスの接続に使用されるバス結合機構を示
す説明図、 第6図は延長バスの一例を示すブロック図、第7図は延
長バスの他の例を示すブロック図、第8図は中間バスの
接続に使用されるバス結合機構を示すブロック図、 第9図は中間バスの従来の接続方式を示すブロック図で
ある。 図において、 11・・・コンソール、 12・・・初期化設定手段、 13・・・バス結合i構構成手段、 14・・・アドレス群設定手段実行手段、15・・・シ
ステムスタートアップ手段、16・・・初期ローダ、 17・・・アドレス群設定手段、 18・・・外部記憶装置、 19・・・バス結合機構である。

Claims (1)

  1. 【特許請求の範囲】 複数のバスを結合するためのバス結合機構を備える複数
    バス構成の計算機システムにおいて、初期ローダを外部
    記憶装置上に生成する初期化設定手段と、 前記複数のバスの結合に必要な情報をアドレス群として
    前記バス結合機構に設定するアドレス群設定手段を外部
    記憶装置上に生成するバス結合機構構成手段と、 前記初期ローダを前記外部記憶装置から主記憶にロード
    して実行させこの初期ローダにより前記アドレス群設定
    手段を前記外部記憶装置から前記主記憶にロードして実
    行させるアドレス群設定手段実行手段と、 このアドレス群設定手段実行手段の実行後に前記計算機
    システムをスタートアップさせるシステムスタートアッ
    プ手段と、 を有することを特徴とする複数バスシステムスタートア
    ップ方式。
JP61112351A 1986-05-16 1986-05-16 複数バスシステムスタ−トアツプ方式 Pending JPS62269258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61112351A JPS62269258A (ja) 1986-05-16 1986-05-16 複数バスシステムスタ−トアツプ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61112351A JPS62269258A (ja) 1986-05-16 1986-05-16 複数バスシステムスタ−トアツプ方式

Publications (1)

Publication Number Publication Date
JPS62269258A true JPS62269258A (ja) 1987-11-21

Family

ID=14584518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61112351A Pending JPS62269258A (ja) 1986-05-16 1986-05-16 複数バスシステムスタ−トアツプ方式

Country Status (1)

Country Link
JP (1) JPS62269258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060562A (ko) * 1999-03-17 2000-10-16 김충환 디바이스 인식방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060562A (ko) * 1999-03-17 2000-10-16 김충환 디바이스 인식방법

Similar Documents

Publication Publication Date Title
EP2354956B1 (en) Method for controlling network controller, program, and information processing apparatus
JPS62269258A (ja) 複数バスシステムスタ−トアツプ方式
JP2001306327A (ja) Os起動前のアプリケーション実行方法及びデータ処理システム
JPS61281346A (ja) イニシヤル・プログラム・ロ−ド方式
JPH10111849A (ja) データ処理装置及びその周辺機器
JPS6379120A (ja) クイツク・スタ−ト・アツプ方式
JP2000057081A (ja) 情報処理装置
JPH07182188A (ja) コンピュータシステム
JPH01245346A (ja) 情報ダウンロードシステム
JPH0473900B2 (ja)
JPH04169929A (ja) ブートプライオリティ変更装置
JPS63131640A (ja) 計算機の通信用周辺装置
JP2972930B2 (ja) コンピュータシステムの最適環境設定装置
WO2015029869A1 (ja) 電子機器及び情報処理システム
JPH0587856B2 (ja)
JP3348177B2 (ja) プログラマブルコントローラ
JP2000099360A (ja) 2重系システム
JPH01108669A (ja) 分散処理システム
JPH0317717A (ja) データ処理システム
JPS60181952A (ja) プログラム・ロ−ド方式
JPH08221287A (ja) 系切り替え制御方法
JPH0142018B2 (ja)
JPH07219918A (ja) 並列計算機のシステム立上げ方式
JPH0332143A (ja) マルチ分散制御交換システムのプロセッサ増設方法
KR20010011133A (ko) 내장형 시스템을 위한 운영체제 구현 방법