JPS6226867A - 半導体圧力変換器の製造方法 - Google Patents
半導体圧力変換器の製造方法Info
- Publication number
- JPS6226867A JPS6226867A JP16548685A JP16548685A JPS6226867A JP S6226867 A JPS6226867 A JP S6226867A JP 16548685 A JP16548685 A JP 16548685A JP 16548685 A JP16548685 A JP 16548685A JP S6226867 A JPS6226867 A JP S6226867A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- gauge
- implantation
- semiconductor pressure
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体圧力変換器の製造方法に係り、特に素
子の形成に当りイオン注入法を用いた半導体圧力変換器
の製造方法に関する。
子の形成に当りイオン注入法を用いた半導体圧力変換器
の製造方法に関する。
〈従来技術〉
第３図は従来の半導体圧力変換器の構成を示す構成図で
ある。（イ）は平面図、（ロ）は縦断面図である。
ある。（イ）は平面図、（ロ）は縦断面図である。
シリコン基板１０はセンサ部１０Ａと回路部１０Ｂとで
構成されている。シリコン基板１０は例えばｐ形のシリ
コン単結晶であり、このセンサ部１０Ａの一部に円筒状
の凹部１１を有し、更に凹部１１の形成によりシリコン
単結晶の厚さの薄くなった部分に起歪部１２が形成され
ている。起歪部１２には測定しようとする圧力Ｐが印加
される。
構成されている。シリコン基板１０は例えばｐ形のシリ
コン単結晶であり、このセンサ部１０Ａの一部に円筒状
の凹部１１を有し、更に凹部１１の形成によりシリコン
単結晶の厚さの薄くなった部分に起歪部１２が形成され
ている。起歪部１２には測定しようとする圧力Ｐが印加
される。
起歪部１２上にはｎ形のエピタキシャル層が形成されそ
の上に第３図（イ）Ｋ示す様にその中心を通る横の結晶
軸（１１０）上にこの結晶軸に対して４５゜の方向に長
手方向を有する様に圧力ゲージとして機能するせん断応
カゲージＧ、がｐ形の伝導形の不純物の拡散により形成
されている。
の上に第３図（イ）Ｋ示す様にその中心を通る横の結晶
軸（１１０）上にこの結晶軸に対して４５゜の方向に長
手方向を有する様に圧力ゲージとして機能するせん断応
カゲージＧ、がｐ形の伝導形の不純物の拡散により形成
されている。
せん断応力ゲージＧは、この長手方向に電源端が形成さ
れ回路部１０Ｂの変換回路１３から低抵抗のリード線１
４ａ 、 １４ｂを介して、例えば定電圧が印加され
る。リード線１４ａ 、 １４ｂはｐ形の半導体を拡
散して形成する。一方、圧力Ｐが起歪部１２に印加され
るとこれによって生じたせん断応力τｓＫ対応した電圧
が、せん断応カゲージＧ、の長手方向の１１！ｔ１中央
に形成された出力端から低抵抗のリード線１５ａ、１５
ｂを介して変換回路１３に入力される。
れ回路部１０Ｂの変換回路１３から低抵抗のリード線１
４ａ 、 １４ｂを介して、例えば定電圧が印加され
る。リード線１４ａ 、 １４ｂはｐ形の半導体を拡
散して形成する。一方、圧力Ｐが起歪部１２に印加され
るとこれによって生じたせん断応力τｓＫ対応した電圧
が、せん断応カゲージＧ、の長手方向の１１！ｔ１中央
に形成された出力端から低抵抗のリード線１５ａ、１５
ｂを介して変換回路１３に入力される。
リード線１５ａ 、 １５ｂも共Ｋｐ形の半導体を拡散
して形成する。
して形成する。
変換回路１３の内部の回路素子もせん断応力ゲージと同
じ様にして不純物の拡散により形成される。
じ様にして不純物の拡散により形成される。
第４図はせん断応力ゲージ部の付近を拡大して示した部
分拡大断面図である。
分拡大断面図である。
ｐ形のシリコン基板１２の上にｎ形のエピタキシャル層
１６が形成され、この中にせん断応カゲージＧとこれに
接続されるリード線１４ａ 、 １４ｂが形成されて
いる。更にこの上に二酸化ケイ素（ＳｉＯ□）の薄膜１
７が形成され、その上を保護膜１８として窒化ケイ素（
Ｓｉ３Ｎ４）で覆っである。
１６が形成され、この中にせん断応カゲージＧとこれに
接続されるリード線１４ａ 、 １４ｂが形成されて
いる。更にこの上に二酸化ケイ素（ＳｉＯ□）の薄膜１
７が形成され、その上を保護膜１８として窒化ケイ素（
Ｓｉ３Ｎ４）で覆っである。
せん断応力ゲージＧは以上の如くして熱拡散法により形
成させることができる。しかし、せん断応力ゲージは第
５図に示すイオン注入法によ抄形成することもできる。
成させることができる。しかし、せん断応力ゲージは第
５図に示すイオン注入法によ抄形成することもできる。
第５図はイオン注入ゲージの構成を示す断面図である。
ｐ形のシリコン基板１２の上に形成されたｎ形のエピタ
キシャル層１６の一部にマスク１９を先ず形成し、次に
ｐ形の不純物イオンを打込みイオン注入ゲージＧ・全形
成し、その後アニールおよびパシペーシ、ン工程を経て
、せん断応力ゲージが完成される。リード線１４ａ ＋
１４ｂ 、１５ａ ＋ １５ｂの部分も同様にして形
成される。
キシャル層１６の一部にマスク１９を先ず形成し、次に
ｐ形の不純物イオンを打込みイオン注入ゲージＧ・全形
成し、その後アニールおよびパシペーシ、ン工程を経て
、せん断応力ゲージが完成される。リード線１４ａ ＋
１４ｂ 、１５ａ ＋ １５ｂの部分も同様にして形
成される。
この様にして形成されたイオン注入法による素子の特性
は、拡散法により形成された素子の特性に比べて、次の
様な長所を有している。
は、拡散法により形成された素子の特性に比べて、次の
様な長所を有している。
（イ） シート抵抗Ｒｓ１あるいは接合深さＸＪなどの
制御が容易にできる。
制御が容易にできる。
（ロ） 素子の形成時間が短かい。
（う 素子を形成後のシリコン層の表面が平坦なので不
均等な表面応力の発生が少ない。
均等な表面応力の発生が少ない。
に） シート抵抗Ｒの高いものを容易に得ることができ
る。
る。
〈発明が解決しようとする問題点〉
しかしながら、この様な従来の１回のイオン注入により
素子を形成する半導体圧力変換器の型造方法には以下に
述べる問題点がある。
素子を形成する半導体圧力変換器の型造方法には以下に
述べる問題点がある。
ゲージ、リード線などの素子のシート抵抗Ｒｓはｃ （
Ｘ）を不純物濃度、正を接合深さＸＩまでの平均の不純
物濃度とすれば、 の式で示される（Ｘはシリコン層の表面からの深さ）。
Ｘ）を不純物濃度、正を接合深さＸＩまでの平均の不純
物濃度とすれば、 の式で示される（Ｘはシリコン層の表面からの深さ）。
そこで、シート抵抗Ｒ３を小さくするには、０）ドーズ
量Ｑを大きくしてτを大きくする、（ロ）接合深さｘｊ
を大きくする、２つの方法があり得る。
量Ｑを大きくしてτを大きくする、（ロ）接合深さｘｊ
を大きくする、２つの方法があり得る。
（イ）の方法によるときは、第６図（イ）Ｋ示す様に不
純物の固溶限ＣＭまで注入イオン量を増大することにな
り、格子欠陥が発生し最終的には結晶性が認められない
非晶質状態Ｋまでな抄得る。このため、その後のアニー
ルによってもこの損傷が回復しない場合が生じ素子の特
性の悪化（ドリフトなど）を招く。
純物の固溶限ＣＭまで注入イオン量を増大することにな
り、格子欠陥が発生し最終的には結晶性が認められない
非晶質状態Ｋまでな抄得る。このため、その後のアニー
ルによってもこの損傷が回復しない場合が生じ素子の特
性の悪化（ドリフトなど）を招く。
１回のイオン注入で（ロ）を実現するためには、打込エ
ネルギＥ （’ｋｅＶ ）を大きくすれば良い。しかし
、第６図（ロ）Ｋ示す様に平均の不純物濃度でか小さく
なりシート抵抗Ｒをあまり小さくすることができない。
ネルギＥ （’ｋｅＶ ）を大きくすれば良い。しかし
、第６図（ロ）Ｋ示す様に平均の不純物濃度でか小さく
なりシート抵抗Ｒをあまり小さくすることができない。
また、１回のイオン注入で素子を形成する場合には素子
の接合深さＸｊが浅く、表面の電界効果の影響を受けや
すい。深く打込むために打込エネルギＥを大きくすると
イオンとシリコン面の衝突により格子欠陥などの結晶構
造の損傷が生じ、アニールによってもこの損傷が回復し
ない場合が生じる。
の接合深さＸｊが浅く、表面の電界効果の影響を受けや
すい。深く打込むために打込エネルギＥを大きくすると
イオンとシリコン面の衝突により格子欠陥などの結晶構
造の損傷が生じ、アニールによってもこの損傷が回復し
ない場合が生じる。
〈問題点を解決するための手段〉
そこで、ゲージあるいはリード線などの素子のシート抵
抗を広い範囲に亘って結晶構造に損傷を与えることなく
、かつ接合深さを自由に選択できるようにするため、素
子をイオン注入で形成したピエゾ抵抗式の半導体圧力変
換器の製造方法において、同一素子に対して複数回に亘
ってイオン注入するか打込エネルギを連続的に変化させ
るかの何れか一方を選定し、素子を接合深さの所定範囲
に亘って不純物が帯状に分布する様に形成させたもので
ある。
抗を広い範囲に亘って結晶構造に損傷を与えることなく
、かつ接合深さを自由に選択できるようにするため、素
子をイオン注入で形成したピエゾ抵抗式の半導体圧力変
換器の製造方法において、同一素子に対して複数回に亘
ってイオン注入するか打込エネルギを連続的に変化させ
るかの何れか一方を選定し、素子を接合深さの所定範囲
に亘って不純物が帯状に分布する様に形成させたもので
ある。
〈実施例〉
以下、本発明の実施例について図面に基づき説明する。
尚、従来技術と同一の機能を有する部分には適宜に同一
符号を付して説明を省略する。
符号を付して説明を省略する。
第１図は本発明だよりゲージを製造する製造工程を示す
工程図である。
工程図である。
ｎ形のエピタキシャル層１６の上に先ずマスク１９を形
成しく工程■）、この後、第１回目のイオン注入を行な
い（工程■）、ゲージＣ／、 を形成する。
成しく工程■）、この後、第１回目のイオン注入を行な
い（工程■）、ゲージＣ／、 を形成する。
！
この場合の不純物の分布は第１図■（ハ）に示す様に第
６図（イ）に示す如き分布となっているが、第６図（イ
）Ｋ示す場合に比べてそのドーズ量Ｑは小さく選定され
ている。また、この工程■では打込エネルギＥ１は小さ
くエピタキシャル層１６の表面から分布する不純物分布
となっている。
６図（イ）に示す如き分布となっているが、第６図（イ
）Ｋ示す場合に比べてそのドーズ量Ｑは小さく選定され
ている。また、この工程■では打込エネルギＥ１は小さ
くエピタキシャル層１６の表面から分布する不純物分布
となっている。
次に、工程■に移抄、第２回目のイオン打込みを行ない
、ゲージＧ！を形成する。この場合の打込エネルギＥ２
は工程■の場合より大きく選定され接合深さＸ、がより
深ぐなっている。従って、第１図■（ハ）の不純物分布
から判るように若干帯状に広がった分布とかっており、
ゲージＧ！に比べてゲージＧ！はよね厚みを増した構成
になっている。
、ゲージＧ！を形成する。この場合の打込エネルギＥ２
は工程■の場合より大きく選定され接合深さＸ、がより
深ぐなっている。従って、第１図■（ハ）の不純物分布
から判るように若干帯状に広がった分布とかっており、
ゲージＧ！に比べてゲージＧ！はよね厚みを増した構成
になっている。
重
更に、工程■に移り、第３回目のイオン打込みを行ない
ゲージＧ′を形成する。この場合のイオ■ ンの打込エネルギＥ３は工程■の場合より大きく選定さ
れ、接合深さＸｉがより大きくなっている。従って、第
１図■ｆｉの不純物分布から判るように工程■の場合に
比べてより帯状に形成されている。
ゲージＧ′を形成する。この場合のイオ■ ンの打込エネルギＥ３は工程■の場合より大きく選定さ
れ、接合深さＸｉがより大きくなっている。従って、第
１図■ｆｉの不純物分布から判るように工程■の場合に
比べてより帯状に形成されている。
以後、このイオン打込み工程を必要回数だけ繰り返し、
工程■に移りアニールを行なう。この様な多段のイオン
注入方法では、小さなドーズＩＱをよ抄低い打込エネル
ギＥによる数回のイオン打込みで素子を形成するので、
結晶構造に与える損傷が小さく、７二−ルエ程でこれ等
の損傷はほぼ完全に回復し、安定な特性を示すゲージが
得られる。
工程■に移りアニールを行なう。この様な多段のイオン
注入方法では、小さなドーズＩＱをよ抄低い打込エネル
ギＥによる数回のイオン打込みで素子を形成するので、
結晶構造に与える損傷が小さく、７二−ルエ程でこれ等
の損傷はほぼ完全に回復し、安定な特性を示すゲージが
得られる。
この後、工程■忙移りマスク１９を除去してパシベーシ
ョンを行ない（工程■）完成する。
ョンを行ない（工程■）完成する。
また、以上の多段イオン注入法によれば、低抵抗のリー
ド線１４ａ 、 １４ｂ 、 １５ａ 、 １５ｂの
部分を形成する場合にも、小さなドーズｆＱで１回のイ
オン注入ごとに打込エネルギＥ工、Ｅ２．Ｅ３を少しづ
つ大きくし、または小さくしてイオン注入を行なうので
、接合深さＸ、を大きくしてもエピタキシャル層１６の
表面から接合深さＸまで不純物がほぼ均等」 に存在し、この部分のシート抵抗Ｒを小さくできる。ま
たドーズｔＱも小さく結晶構造に与える損傷が小さくア
ニールで損傷は回復し、安定な素子となる。
ド線１４ａ 、 １４ｂ 、 １５ａ 、 １５ｂの
部分を形成する場合にも、小さなドーズｆＱで１回のイ
オン注入ごとに打込エネルギＥ工、Ｅ２．Ｅ３を少しづ
つ大きくし、または小さくしてイオン注入を行なうので
、接合深さＸ、を大きくしてもエピタキシャル層１６の
表面から接合深さＸまで不純物がほぼ均等」 に存在し、この部分のシート抵抗Ｒを小さくできる。ま
たドーズｔＱも小さく結晶構造に与える損傷が小さくア
ニールで損傷は回復し、安定な素子となる。
更に、第２図に示す様に毎回のイオン注入ごとにアニー
ルを行うことにより、結晶構造の損傷をほとんど残さず
に、安定な素子ができる。
ルを行うことにより、結晶構造の損傷をほとんど残さず
に、安定な素子ができる。
なお、今までの説明ではイオン注入を別々に分けて実施
したが、接合深さＸ、を変えながら（打込」 エネルギＥを変えながら）連続的にイオン注入をしても
良い。
したが、接合深さＸ、を変えながら（打込」 エネルギＥを変えながら）連続的にイオン注入をしても
良い。
以上の実施例は主としてセンナ部について説明したが、
回路素子例えばダイオード、トランジスタ、などについ
ても同様に適用することができる。
回路素子例えばダイオード、トランジスタ、などについ
ても同様に適用することができる。
〈発明の効果〉
以上、実施例とともに具体的に説明した様に、本発明に
よれば、単位体積当りの不純物量を低く抑え、素子層の
厚さを厚くし必要な抵抗値を得るよう多段のイオン注入
法を採用しているので、（イ） 結晶構造に欠陥の少な
い素子を形成することができ、高信頼で高精度の半導体
圧力変換器が実現できる。
よれば、単位体積当りの不純物量を低く抑え、素子層の
厚さを厚くし必要な抵抗値を得るよう多段のイオン注入
法を採用しているので、（イ） 結晶構造に欠陥の少な
い素子を形成することができ、高信頼で高精度の半導体
圧力変換器が実現できる。
←）特性が良くかつ広範囲に亘るシート抵抗値を得るこ
とができ、半導体圧力変換器の設計が容易になる。
とができ、半導体圧力変換器の設計が容易になる。
（ハ） 接合深さを大きくとることができ、表面の電荷
効果の影響を受は難く、安定な特性が得られる。
効果の影響を受は難く、安定な特性が得られる。
などの効果がある。
第゛１図は本発明の製造方法の一実施例を示す工程図、
第２図は本発明の製造方法の他の実施例を示す工程図、
第３図は従来の半導体圧力変換器の構成を示す構成図、
第４図は第３図におけるせん断芯カゲージ部の付近を拡
大して示した部分拡大断面図、第５図は第４図に示すゲ
ージをイオン注入法で形成するときのゲージ断面を示す
断面図、第６図は第５図におけるイオン注入法の問題点
を説明する説明図である。 １０・・・シリコン基板、ＩＯＡ・・・センサ部、ＩＯ
Ｂ・・・回路部、１２・・・起歪部、１３・・・変換回
路、１４ａ 、 １４ｂ 。 １５ａ、１５ｂ・・・リード線、１６・・・エピタキシ
ャル層、１Ｓ・・・保護膜、Ｇ・・・せん断応力ゲージ
、Ｃ・・・不純物濃度、）・・・接合深さ、Ｑ・・・ド
ーズ量、Ｅ・・・打込エネルギ。 第３図 第４図
第２図は本発明の製造方法の他の実施例を示す工程図、
第３図は従来の半導体圧力変換器の構成を示す構成図、
第４図は第３図におけるせん断芯カゲージ部の付近を拡
大して示した部分拡大断面図、第５図は第４図に示すゲ
ージをイオン注入法で形成するときのゲージ断面を示す
断面図、第６図は第５図におけるイオン注入法の問題点
を説明する説明図である。 １０・・・シリコン基板、ＩＯＡ・・・センサ部、ＩＯ
Ｂ・・・回路部、１２・・・起歪部、１３・・・変換回
路、１４ａ 、 １４ｂ 。 １５ａ、１５ｂ・・・リード線、１６・・・エピタキシ
ャル層、１Ｓ・・・保護膜、Ｇ・・・せん断応力ゲージ
、Ｃ・・・不純物濃度、）・・・接合深さ、Ｑ・・・ド
ーズ量、Ｅ・・・打込エネルギ。 第３図 第４図
Claims (1)
- 素子をイオン注入で形成したピエゾ抵抗式の半導体圧
力変換器において、同一素子に対して複数回に亘ってイ
オン注入するか打込エネルギを連続的に変化させるかの
何れか一方を選定し、前記素子を接合深さの所定範囲に
亘って不純物が帯状に分布する様に形成したことを特徴
とする半導体圧力変換器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548685A JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548685A JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6226867A true JPS6226867A (ja) | 1987-02-04 |
| JPH0620144B2 JPH0620144B2 (ja) | 1994-03-16 |
Family
ID=15813315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16548685A Expired - Lifetime JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620144B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263435A (ja) * | 1988-10-31 | 1990-10-26 | Sharp Corp | イオン注入方法及びその装置 |
| JPH02280322A (ja) * | 1989-04-21 | 1990-11-16 | Sony Corp | 半導体装置の製法 |
| JPH04212417A (ja) * | 1990-03-27 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5141882A (en) * | 1989-04-05 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor |
| JP2004241398A (ja) * | 2002-12-13 | 2004-08-26 | Denso Corp | 半導体センサ及びその製造方法 |
-
1985
- 1985-07-26 JP JP16548685A patent/JPH0620144B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263435A (ja) * | 1988-10-31 | 1990-10-26 | Sharp Corp | イオン注入方法及びその装置 |
| US5141882A (en) * | 1989-04-05 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor |
| JPH02280322A (ja) * | 1989-04-21 | 1990-11-16 | Sony Corp | 半導体装置の製法 |
| JPH04212417A (ja) * | 1990-03-27 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004241398A (ja) * | 2002-12-13 | 2004-08-26 | Denso Corp | 半導体センサ及びその製造方法 |
| JP4736307B2 (ja) * | 2002-12-13 | 2011-07-27 | 株式会社デンソー | 半導体センサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620144B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226867A (ja) | 半導体圧力変換器の製造方法 | |
| EP0211174B1 (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| TW302517B (ja) | ||
| JPH0673370B2 (ja) | 集積回路のコンタクト製造方法 | |
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| CN106847897B (zh) | 平面栅超级结器件的制造方法 | |
| US4886762A (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| JP2001185628A (ja) | 半導体装置及びその製造方法 | |
| JPS58220443A (ja) | 半導体装置の製造方法 | |
| JPS5649554A (en) | Manufacture of semiconductor memory | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| US4061916A (en) | Silicon-insulator-polysilicon infrared imaging device and method of making same | |
| CN106257646A (zh) | 嵌入pip电容的cmos制作方法 | |
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| JPS6449269A (en) | Manufacture of semiconductor device | |
| JPH03104125A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6290974A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS59107572A (ja) | 半導体装置の製造方法 | |
| JPS60143656A (ja) | 半導体装置 | |
| KR100201775B1 (ko) | 반도체 장치 제조 방법 | |
| JPS6449268A (en) | Manufacture of semiconductor device | |
| JPS5877240A (ja) | 半導体装置とその製造方法 | |
| JPH07211915A (ja) | 薄膜トランジスタの製造方法 | |
| CN110473786A (zh) | 一种高可靠性vdmos功率器件的制作方法 |