JPS62260322A - 可変成形型電子線描画装置 - Google Patents
可変成形型電子線描画装置Info
- Publication number
- JPS62260322A JPS62260322A JP10201886A JP10201886A JPS62260322A JP S62260322 A JPS62260322 A JP S62260322A JP 10201886 A JP10201886 A JP 10201886A JP 10201886 A JP10201886 A JP 10201886A JP S62260322 A JPS62260322 A JP S62260322A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electron beam
- opening
- forming
- quadrilateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000609 electron-beam lithography Methods 0.000 title claims description 13
- 238000007493 shaping process Methods 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims 2
- 238000004220 aggregation Methods 0.000 claims 1
- 230000002776 aggregation Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000010894 electron beam technology Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 4
- 230000003252 repetitive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子線描画装置に係り、特に汎用性を保ちつつ
、繰返しの多いパターンの描画に好適な可変成形型電子
線描画装置に関する。
、繰返しの多いパターンの描画に好適な可変成形型電子
線描画装置に関する。
従来の可変成形型電子線描画装置は、例えば。
ジャーナル・オブ・バキューム・サイエンス・アンド・
テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ
５ｃｉｅｎｃｅａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）第１５
巻３号（１９７８）第８８７頁より第８９０頁に示され
ている０本装置は、第１の絞り板と第２の絞り板とに、
それぞれ１個の四辺形状開口を持っており、１回の電子
線照射によってウェハ上に所定の大きさを持つ１個の四
辺形状の領域を描画できる。またこの他の従来の可変成
形型電子線描画装置の例としては、アイイーイーイー・
トランズアクション・オン・エレクトロン・デバイセズ
（ＩＥ［！Ｅ Ｔｒａｎｓ、ＥＤ）誌第２６巻４号（１
９７９）第６６３頁から第６７４頁までに示されている
。この装置は第１絞りに正方形の開口を設け、第２絞り
に多種類の形状の開口を設けている。第１絞りの影を第
２絞りの開口の１つに合わせることにより、１種類の形
状の開口を選抜して描画することができる。
テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ
５ｃｉｅｎｃｅａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）第１５
巻３号（１９７８）第８８７頁より第８９０頁に示され
ている０本装置は、第１の絞り板と第２の絞り板とに、
それぞれ１個の四辺形状開口を持っており、１回の電子
線照射によってウェハ上に所定の大きさを持つ１個の四
辺形状の領域を描画できる。またこの他の従来の可変成
形型電子線描画装置の例としては、アイイーイーイー・
トランズアクション・オン・エレクトロン・デバイセズ
（ＩＥ［！Ｅ Ｔｒａｎｓ、ＥＤ）誌第２６巻４号（１
９７９）第６６３頁から第６７４頁までに示されている
。この装置は第１絞りに正方形の開口を設け、第２絞り
に多種類の形状の開口を設けている。第１絞りの影を第
２絞りの開口の１つに合わせることにより、１種類の形
状の開口を選抜して描画することができる。
上記した従来の技術では描画すべき種々のパターンに対
し、大きさの異なる多数の四辺形の領域にパターンを分
割して描画したり、特定の形状を持つ開口をいくつか用
意して、これを選んで１つずつ描画していたため、描画
時間が非常に長くかかり、実用的でないという問題があ
った。
し、大きさの異なる多数の四辺形の領域にパターンを分
割して描画したり、特定の形状を持つ開口をいくつか用
意して、これを選んで１つずつ描画していたため、描画
時間が非常に長くかかり、実用的でないという問題があ
った。
本発明の目的は繰返しの多い複雑なパターンに対し、描
画時間を大幅に短縮することにある。
画時間を大幅に短縮することにある。
上記目的を達成するために、本発明では成形絞り板の一
部にメモリセル等の形成に必要な繰返しパターンをでき
るだけ多く形成した。又同時に汎用矩形パターン形成用
の四辺形量口も同成形絞り板の一部に形成したにれ等の
開口を用いることにより、汎用性を保ちつつ、１回の電
子線照射により複数のメモリセルパターンを同時に形成
することができるため、描画時間の大幅な短縮が達成さ
れる。
部にメモリセル等の形成に必要な繰返しパターンをでき
るだけ多く形成した。又同時に汎用矩形パターン形成用
の四辺形量口も同成形絞り板の一部に形成したにれ等の
開口を用いることにより、汎用性を保ちつつ、１回の電
子線照射により複数のメモリセルパターンを同時に形成
することができるため、描画時間の大幅な短縮が達成さ
れる。
ＬＳＩの回路パターンには多くの繰返しパターンが存在
する。例えばマイコン用ＬＳＩでは、その回路パターン
の５０％近くが繰返しパターンであり、特にメモリ用Ｌ
ＳＩではその回路パターンの９０％以上が繰返しパター
ンで構成されている。
する。例えばマイコン用ＬＳＩでは、その回路パターン
の５０％近くが繰返しパターンであり、特にメモリ用Ｌ
ＳＩではその回路パターンの９０％以上が繰返しパター
ンで構成されている。
一方ＬＳＩにおける集積化の進行は、回路パターンの寸
法の縮小化によっており、そのため相対的に可変成形型
電子線描画装置による一回の最大電子線照射範囲が、最
小の基本回路パターンの大きさに対し大きくなって来て
いる。例えば、１Ｍビットメモリセルの大きさは３０〜
４０μイであるのに対し、可変成形型電子線描画装置の
１回の最大照射面積は３０〜１００μＭであり、既に１
Ｍビットメモリセルを上まわっている。現在検討が進め
られている４Ｍビットメモリセルでは、１回の電子線照
射によって複数のメモリセルの範囲を照射することが可
能になる。
法の縮小化によっており、そのため相対的に可変成形型
電子線描画装置による一回の最大電子線照射範囲が、最
小の基本回路パターンの大きさに対し大きくなって来て
いる。例えば、１Ｍビットメモリセルの大きさは３０〜
４０μイであるのに対し、可変成形型電子線描画装置の
１回の最大照射面積は３０〜１００μＭであり、既に１
Ｍビットメモリセルを上まわっている。現在検討が進め
られている４Ｍビットメモリセルでは、１回の電子線照
射によって複数のメモリセルの範囲を照射することが可
能になる。
従って可変成形型電子線描画装置に、従来の単純な矩形
パターンや、各種の図形パターンではなく、形成すべき
メモリセル等の繰返しパターンをできるだけ多く形成し
ておけば、１回の電子線照射により、複数のメモリセル
パターンを同時に形成することが可能となり、従来の装
置よりもはるかに高速に所望パターンを形成することが
可能となる。
パターンや、各種の図形パターンではなく、形成すべき
メモリセル等の繰返しパターンをできるだけ多く形成し
ておけば、１回の電子線照射により、複数のメモリセル
パターンを同時に形成することが可能となり、従来の装
置よりもはるかに高速に所望パターンを形成することが
可能となる。
以下、本発明の一実施例を第１図及至第７図により説明
する。
する。
第１図は、本実施例に用いた電子線描画装置を説明する
ための概略図である。
ための概略図である。
電子銃１より発した電子線は、第１成形絞り板２で絞ら
れる。第１成形絞り板２を通過した電子線は、コンデン
サレンズ３で集束させられ、ビーム形状偏向器４へ入る
。ビー１１形状偏向器４によって、電子線は静電偏向さ
れ、投影レンズ５を通り、第２成形絞り板６上に投影さ
れる。
れる。第１成形絞り板２を通過した電子線は、コンデン
サレンズ３で集束させられ、ビーム形状偏向器４へ入る
。ビー１１形状偏向器４によって、電子線は静電偏向さ
れ、投影レンズ５を通り、第２成形絞り板６上に投影さ
れる。
第１成形絞り板２及び第２成形絞り板６を通過し、所定
形状に成形された電子線は、縮小レンズ７、対物レンズ
１０を介してステージ１２上に設置されたウェハ１１上
に投影される。ここで、電子線の投影像のウェハ１１上
の位置は静電偏向器８、電磁偏向器９によって、所定の
位置に位置決めされる。また、ステージ１２は、ステッ
ピングモータなどによりステージ位置を変更できる。
形状に成形された電子線は、縮小レンズ７、対物レンズ
１０を介してステージ１２上に設置されたウェハ１１上
に投影される。ここで、電子線の投影像のウェハ１１上
の位置は静電偏向器８、電磁偏向器９によって、所定の
位置に位置決めされる。また、ステージ１２は、ステッ
ピングモータなどによりステージ位置を変更できる。
本実施例では、この第１成形絞り板２に第１図に示すよ
うにシークの四辺形状開口１４と描画しようとするＬＳ
Ｉパターンのうち、繰り返しあられれるパターンの基本
単位の整数倍のパターンである繰返しパターン用開口１
３とを併設している。
うにシークの四辺形状開口１４と描画しようとするＬＳ
Ｉパターンのうち、繰り返しあられれるパターンの基本
単位の整数倍のパターンである繰返しパターン用開口１
３とを併設している。
この結果、通常の可変矩形パターンの描画に加えて、繰
返しパターン用開口１３を使用することで、ＬＳＩの繰
返しパターンを一度に複数描画することが可能である。
返しパターン用開口１３を使用することで、ＬＳＩの繰
返しパターンを一度に複数描画することが可能である。
ここで、使用に際しての汎用の四辺形状開口１４と繰返
しパターン用開口１３との切換えは、ビーム形状偏向器
４による静電偏向により、第２成形絞り板６上への投影
を調整することで行われる。本実施例では、第１成形絞
り板２に、四辺形状開口１４と繰返しパターン用開口１
３を併設したが、第１成形絞り板２を通常の四辺形状開
口のみとし、第２成形絞り板６に四辺形状開口と繰り返
しパターン用開口とを併設してもよい。また、第１成形
絞り板２及び第２成形絞り板３の材質は、電子線を透過
しないもの１例えば重金ＩｉｌｋＭｏ、Ｔａ、Ａｕが用
いられるが、本実施例ではＭｏを使用した。
しパターン用開口１３との切換えは、ビーム形状偏向器
４による静電偏向により、第２成形絞り板６上への投影
を調整することで行われる。本実施例では、第１成形絞
り板２に、四辺形状開口１４と繰返しパターン用開口１
３を併設したが、第１成形絞り板２を通常の四辺形状開
口のみとし、第２成形絞り板６に四辺形状開口と繰り返
しパターン用開口とを併設してもよい。また、第１成形
絞り板２及び第２成形絞り板３の材質は、電子線を透過
しないもの１例えば重金ＩｉｌｋＭｏ、Ｔａ、Ａｕが用
いられるが、本実施例ではＭｏを使用した。
第１成形絞り板２上の四辺形状開口１４及び繰返しパタ
ーン用開口１３を垂直方向から見ると第３図のようにな
る。ここで図中に示した寸法はウェハ１１上に投影され
た時の寸法である。第３図に示した繰返しパターン用開
口１３は、第５図は、半導体メモリ素子のメモリセル部
分の素子分離工程のパターンの］０例であるが、第５図
のようなメモリＬＳＩ用パターンの一点鎖線内の部分を
、描画するために使われる。繰返しパターン用開口１３
は、第５図から分かるように１本実施例では、１トラン
ジスタ１キヤパシタ型のメモリセル用パターンの８ビッ
ト分を同時に、描画できるような開口となっている。第
３図に示した開口の絞り板上の実際の大きさは、投影像
の５０倍の大きさである。
ーン用開口１３を垂直方向から見ると第３図のようにな
る。ここで図中に示した寸法はウェハ１１上に投影され
た時の寸法である。第３図に示した繰返しパターン用開
口１３は、第５図は、半導体メモリ素子のメモリセル部
分の素子分離工程のパターンの］０例であるが、第５図
のようなメモリＬＳＩ用パターンの一点鎖線内の部分を
、描画するために使われる。繰返しパターン用開口１３
は、第５図から分かるように１本実施例では、１トラン
ジスタ１キヤパシタ型のメモリセル用パターンの８ビッ
ト分を同時に、描画できるような開口となっている。第
３図に示した開口の絞り板上の実際の大きさは、投影像
の５０倍の大きさである。
第４図は、第２成形絞り板６上の四辺形状開口１５の形
状を示したものである０図中の寸法は、ウェハ１１上に
投影された場合の寸法である。第２成形絞り板６におけ
る大きさは、投影像の２５倍の大きさである。
状を示したものである０図中の寸法は、ウェハ１１上に
投影された場合の寸法である。第２成形絞り板６におけ
る大きさは、投影像の２５倍の大きさである。
第６図は、第１成形絞り２上の繰返しパターン用開口１
３と第２成形絞り板６との組合せで得られる電子線によ
る描画パターンを示している。第１成形絞り板２上の繰
返しパターン用開口１３を通過した電子線は、第２成形
絞り板６上の四辺形状開口１５を通過し、ウェハ１１上
に照射される。
３と第２成形絞り板６との組合せで得られる電子線によ
る描画パターンを示している。第１成形絞り板２上の繰
返しパターン用開口１３を通過した電子線は、第２成形
絞り板６上の四辺形状開口１５を通過し、ウェハ１１上
に照射される。
その照射パターンは、第６図中の斜線部６１で示される
。従来は、斜線部６１内の点線で区切られた２０個の範
囲を個別に、四辺形状の電子線で照射していた。つまり
、本実施例では、１回の照射で描画可能なパターンを、
従来方法で描画すれば、２０回の電子線照射が必要であ
る。
。従来は、斜線部６１内の点線で区切られた２０個の範
囲を個別に、四辺形状の電子線で照射していた。つまり
、本実施例では、１回の照射で描画可能なパターンを、
従来方法で描画すれば、２０回の電子線照射が必要であ
る。
第７図は、第１成形絞り板２上の四辺形状開口１４と第
２成形絞り板６との組合せで得られる描画パターンを示
している。描画すべきパターンは。
２成形絞り板６との組合せで得られる描画パターンを示
している。描画すべきパターンは。
メモリ用ＬＳＩといえどもすべてが、同一パターンの繰
返しではない、そこで、繰返しパターンでないパターン
を描画するために１本実施例では従来方法と同様な四辺
形状開口１４を、第１成形絞り板２上に繰返しバタン用
開口１３と併設している。そして、四辺形状開口１４及
び１５の組合せによって照射可能なパターンの一例を斜
線部７１で示す。照射可能なパタンの最大限は、第１成
形絞り板２上の四辺形状開口１４と第２成形絞り板６上
の四辺形状開口１５のうちウェハ１１上の投影像の小さ
いほうに制限される。
返しではない、そこで、繰返しパターンでないパターン
を描画するために１本実施例では従来方法と同様な四辺
形状開口１４を、第１成形絞り板２上に繰返しバタン用
開口１３と併設している。そして、四辺形状開口１４及
び１５の組合せによって照射可能なパターンの一例を斜
線部７１で示す。照射可能なパタンの最大限は、第１成
形絞り板２上の四辺形状開口１４と第２成形絞り板６上
の四辺形状開口１５のうちウェハ１１上の投影像の小さ
いほうに制限される。
以上述べたとおり、本実施例によれば、従来２０回の電
子線照射により得られていた８ビット分のメモリセル部
分を１回の照射で描画できるから、メモリ用ＬＳＩの描
画時間は、約１／１０にできた。しかも、本実施例は、
通常の四辺形状開口１４をも併設しているので、繰返し
パターンの以外のパターンの描画シこ対しても容易に対
応できる。
子線照射により得られていた８ビット分のメモリセル部
分を１回の照射で描画できるから、メモリ用ＬＳＩの描
画時間は、約１／１０にできた。しかも、本実施例は、
通常の四辺形状開口１４をも併設しているので、繰返し
パターンの以外のパターンの描画シこ対しても容易に対
応できる。
また、第１成形絞り板２上に繰り返しパターン用開口１
３のみを設けてもよい、この場合は、返しパターン以外
のパターンを描画するとき、描画できる範囲が第６図の
斜線部６１に限定される。
３のみを設けてもよい、この場合は、返しパターン以外
のパターンを描画するとき、描画できる範囲が第６図の
斜線部６１に限定される。
なお、第３図乃至第７図中の寸法は、ウェハ上に投影さ
れた時の寸法である。
れた時の寸法である。
本発明によれば、メモリ用ＬＳＩにおけるメモリセルの
ように同一パターンの繰返しにおいては成形絞り板の繰
返しパターン用開口を用い、他の任意形状のパターンに
おいては通常の可変矩形ビＡｓと同様の四辺形影状の開
口を選択して描画することができるので、汎用性を保ち
つつ、繰返しパターンで構成されるメモリセル部の描画
時間を大幅に短縮できるという効果がある。
ように同一パターンの繰返しにおいては成形絞り板の繰
返しパターン用開口を用い、他の任意形状のパターンに
おいては通常の可変矩形ビＡｓと同様の四辺形影状の開
口を選択して描画することができるので、汎用性を保ち
つつ、繰返しパターンで構成されるメモリセル部の描画
時間を大幅に短縮できるという効果がある。
第１図乃至第２図は、本発明の実施例の電子線描画装置
の概略図、第３図は本発明の実施例中の第１成形絞り板
の開ロバターン、第４図は実施例中の第２成形絞り板の
間ロバターン、第５図は半導体メモリの素子分離用パタ
ーンの一例、第６図と第７図とは実施例の装置で得られ
る描画パターンの一例を示している。 ２・・・第１成形絞り板、４・・・ビーム形状偏向器、
６・・・第２成形絞り板、１３・・・繰返しパターン用
開口、７３ 図 ｒｉ′ｒｒＬ Ｚ ４ 図 Ｐ ／）ｔ／ｆＬ ■ ６ 図 〆ｌ ｔ ７ 図 りｌ
の概略図、第３図は本発明の実施例中の第１成形絞り板
の開ロバターン、第４図は実施例中の第２成形絞り板の
間ロバターン、第５図は半導体メモリの素子分離用パタ
ーンの一例、第６図と第７図とは実施例の装置で得られ
る描画パターンの一例を示している。 ２・・・第１成形絞り板、４・・・ビーム形状偏向器、
６・・・第２成形絞り板、１３・・・繰返しパターン用
開口、７３ 図 ｒｉ′ｒｒＬ Ｚ ４ 図 Ｐ ／）ｔ／ｆＬ ■ ６ 図 〆ｌ ｔ ７ 図 りｌ
Claims (1)
- １、可変成形型電子線描画装置において、前記可変成形
型電子線描画装置の成形絞り板上に少なくとも１つの四
辺形形状の開口と、該描画装置を用いて描画しようとす
る集積回路の回路パターンのうち繰返して形成されるパ
ターンの最小単位の整数倍からなる、複数の開口の集合
体を設け、前記四辺形形状の開口を用いた可変成形型描
画および、前記した複数の開口の集合体の描画を選択し
て行える手段を備えることを特徴とする可変成形型電子
線描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201886A JPS62260322A (ja) | 1986-05-06 | 1986-05-06 | 可変成形型電子線描画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201886A JPS62260322A (ja) | 1986-05-06 | 1986-05-06 | 可変成形型電子線描画装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62260322A true JPS62260322A (ja) | 1987-11-12 |
Family
ID=14316011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10201886A Pending JPS62260322A (ja) | 1986-05-06 | 1986-05-06 | 可変成形型電子線描画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260322A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114125A (ja) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | 荷電ビ−ム露光装置 |
| EP0364929A2 (en) * | 1988-10-20 | 1990-04-25 | Fujitsu Limited | Fabrication method of semiconductor devices and transparent mask for charged particle beam |
| US5250812A (en) * | 1991-03-29 | 1993-10-05 | Hitachi, Ltd. | Electron beam lithography using an aperture having an array of repeated unit patterns |
| US5288567A (en) * | 1990-06-27 | 1994-02-22 | Fujitsu Limited | Stencil mask and charged particle beam exposure method and apparatus using the stencil mask |
| US5347592A (en) * | 1991-07-29 | 1994-09-13 | Fujitsu Limited | Pattern judging method and mask producing method using the pattern judging method |
| US5393988A (en) * | 1988-11-04 | 1995-02-28 | Fujitsu Limited | Mask and charged particle beam exposure method using the mask |
| US5537487A (en) * | 1991-07-29 | 1996-07-16 | Fujitsu Limited | Pattern judging method, mask producing method, and method of dividing block pattern for use in block exposure |
| US5641715A (en) * | 1994-02-24 | 1997-06-24 | Hitachi, Ltd. | Semiconductor IC device fabricating method |
| DE4090437T1 (de) * | 1989-03-24 | 1997-07-24 | Hitachi Ltd | Belichtungsverfahren und -vorrichtung mit einem Strahl geladener Teilchen sowie Aperturblende und Herstellverfahren einer solchen |
| US5757409A (en) * | 1992-06-16 | 1998-05-26 | Hitachi, Ltd. | Exposure method and pattern data preparation system therefor, pattern data preparation method and mask as well as exposure apparatus |
| JP2016134495A (ja) * | 2015-01-19 | 2016-07-25 | 大日本印刷株式会社 | 電子線照射装置および電子線照射方法 |
-
1986
- 1986-05-06 JP JP10201886A patent/JPS62260322A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114125A (ja) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | 荷電ビ−ム露光装置 |
| EP0364929A2 (en) * | 1988-10-20 | 1990-04-25 | Fujitsu Limited | Fabrication method of semiconductor devices and transparent mask for charged particle beam |
| US5393988A (en) * | 1988-11-04 | 1995-02-28 | Fujitsu Limited | Mask and charged particle beam exposure method using the mask |
| DE4090437T1 (de) * | 1989-03-24 | 1997-07-24 | Hitachi Ltd | Belichtungsverfahren und -vorrichtung mit einem Strahl geladener Teilchen sowie Aperturblende und Herstellverfahren einer solchen |
| US5288567A (en) * | 1990-06-27 | 1994-02-22 | Fujitsu Limited | Stencil mask and charged particle beam exposure method and apparatus using the stencil mask |
| US5376802A (en) * | 1990-06-27 | 1994-12-27 | Fujitsu Limited | Stencil mask and charge particle beam exposure method and apparatus using the stencil mask |
| US5250812A (en) * | 1991-03-29 | 1993-10-05 | Hitachi, Ltd. | Electron beam lithography using an aperture having an array of repeated unit patterns |
| US5347592A (en) * | 1991-07-29 | 1994-09-13 | Fujitsu Limited | Pattern judging method and mask producing method using the pattern judging method |
| US5537487A (en) * | 1991-07-29 | 1996-07-16 | Fujitsu Limited | Pattern judging method, mask producing method, and method of dividing block pattern for use in block exposure |
| US5757409A (en) * | 1992-06-16 | 1998-05-26 | Hitachi, Ltd. | Exposure method and pattern data preparation system therefor, pattern data preparation method and mask as well as exposure apparatus |
| US5641715A (en) * | 1994-02-24 | 1997-06-24 | Hitachi, Ltd. | Semiconductor IC device fabricating method |
| JP2016134495A (ja) * | 2015-01-19 | 2016-07-25 | 大日本印刷株式会社 | 電子線照射装置および電子線照射方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1160824B1 (en) | Illumination system for charged-particle lithography apparatus | |
| US5260151A (en) | Device manufacture involving step-and-scan delineation | |
| JPS63114125A (ja) | 荷電ビ−ム露光装置 | |
| JPS62260322A (ja) | 可変成形型電子線描画装置 | |
| JP4708653B2 (ja) | 相互に異なる光線が鏡径を限定する多重ビーム石版印刷装置 | |
| Newman et al. | High resolution patterning system with a single bore objective lens | |
| US4282437A (en) | Charged particle beam lithography | |
| US6455863B1 (en) | Apparatus and method for forming a charged particle beam of arbitrary shape | |
| JPS6051261B2 (ja) | 荷電粒子ビ−ム描画装置 | |
| US6437352B1 (en) | Charged particle beam projection lithography with variable beam shaping | |
| JP2001118771A (ja) | 荷電粒子線描画装置および荷電粒子線描画方法 | |
| JPS60262419A (ja) | パタ−ン形成装置およびそれを用いた半導体装置の製造方法 | |
| JP2677292B2 (ja) | 半導体装置の製造方法と荷電粒子ビーム用透過マスク | |
| Hohn | Electron Beam Lithography | |
| JPH0590140A (ja) | 荷電ビーム描画装置 | |
| JPS6010726A (ja) | 電子ビ−ム露光方法 | |
| JPH06181172A (ja) | 電子ビーム露光装置及びその露光方法 | |
| JPH10303117A (ja) | 電子線光学系 | |
| JPH04100208A (ja) | 荷電粒子ビーム露光装置及び露光方法 | |
| JPH0624181B2 (ja) | 電子ビ−ム露光方法および電子ビ−ム露光装置 | |
| JP3086238B2 (ja) | 荷電粒子ビーム露光装置 | |
| JPH0831727A (ja) | 半導体装置の製造方法 | |
| JP2002289511A (ja) | アパーチャマスク及びその設計方法、並びに荷電ビーム露光方法 | |
| JPH0279411A (ja) | マルチ荷電子ビーム露光装置 | |
| JP3212630B2 (ja) | 荷電ビーム露光方法及び露光装置 |