JPS62260278A - フレ−ムメモリ - Google Patents
フレ−ムメモリInfo
- Publication number
- JPS62260278A JPS62260278A JP10510186A JP10510186A JPS62260278A JP S62260278 A JPS62260278 A JP S62260278A JP 10510186 A JP10510186 A JP 10510186A JP 10510186 A JP10510186 A JP 10510186A JP S62260278 A JPS62260278 A JP S62260278A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- plane
- data transfer
- planes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 32
- 210000004556 brain Anatomy 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Processing Or Creating Images (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔1既要〕
複数のメモリプレーンをもつ画像表示装置のフレームメ
モリにおいて、メモリプレーン間のデータ転送を行う専
用バスを設けることによって、メモリプレーン間のデー
タ転送を高速に行うことができる。
モリにおいて、メモリプレーン間のデータ転送を行う専
用バスを設けることによって、メモリプレーン間のデー
タ転送を高速に行うことができる。
本発明は複数のメモリプレーンをもつ画像表示装置のフ
レームメモリに関するものである。
レームメモリに関するものである。
画像表示装置の用途が広くなるにつれて、表示する画像
は複雑、且つ詳細な表現を必要とするようになり、従っ
てそのだめのデータ量は膨大で、しかもそのデータを使
用して表示画像の転換、移動、あるいは画像の合成、変
更等を高速に実行することが要求されるようになってき
た。
は複雑、且つ詳細な表現を必要とするようになり、従っ
てそのだめのデータ量は膨大で、しかもそのデータを使
用して表示画像の転換、移動、あるいは画像の合成、変
更等を高速に実行することが要求されるようになってき
た。
例えば、計算機援用設計(CAD)等に使用される場合
には、1つの画像を詳細に表現するために、複数のメモ
リプレーンに分割して格納する。
には、1つの画像を詳細に表現するために、複数のメモ
リプレーンに分割して格納する。
従って、画像に変更が1つのメモリプレーンに生じても
、他のメモリプレーンに修正が及ぶことがあって、メモ
リプレーン間のデータ転送が必要となる。
、他のメモリプレーンに修正が及ぶことがあって、メモ
リプレーン間のデータ転送が必要となる。
第2図に従来の複数のメモリプレーンで構成されるフレ
ームメモリをもつ画像表示装置のブロック図を示す。
ームメモリをもつ画像表示装置のブロック図を示す。
フレームメモリ10は複数のメモリコントローラ30・
・・とメモリプレーン50・・・とからなり、各メモリ
コントローラはデータ転送のだめのレジスタ40・・・
を有している。
・・とメモリプレーン50・・・とからなり、各メモリ
コントローラはデータ転送のだめのレジスタ40・・・
を有している。
描画プロセッサlはプロセッサバス2を通じて例えばメ
モリコントローラ30にアドレス等の制御信号、あるい
は描画データを送出し、メモリコントローラ30が内蔵
するレジスタ40に格納する。
モリコントローラ30にアドレス等の制御信号、あるい
は描画データを送出し、メモリコントローラ30が内蔵
するレジスタ40に格納する。
メモリコントローラ30はそれらの情報に基づいてメモ
リブレーン50上に描画する。即ち、描画データ信号を
メモリプレーンの所要位置に格納する。
リブレーン50上に描画する。即ち、描画データ信号を
メモリプレーンの所要位置に格納する。
また、格納された画像を表示する場合は、メモリプレー
ン50から読み出した描画データをビデオインタフェー
ス6を介して、ディスプレイ7に送出して表示する。
ン50から読み出した描画データをビデオインタフェー
ス6を介して、ディスプレイ7に送出して表示する。
このフレームメモリ10では、メモリプレーン50に格
納されたデータを移動させる場合には、メモリプレーン
50から描画データをそのメモリプレーン5を制御する
メモリコントローラ30のレジスタ40に読み出して、
そこから移動先番地に書き込む。
納されたデータを移動させる場合には、メモリプレーン
50から描画データをそのメモリプレーン5を制御する
メモリコントローラ30のレジスタ40に読み出して、
そこから移動先番地に書き込む。
メモリプレーン間、例えばメモリプレーン50のデータ
をメモリプレーン51に移動するためには、メモリプレ
ーン50からそのメモリコントローラのレジスタ40に
データを読み出して、描画プロセッサ1が読み取り移動
先のメモリプレーン51のメモリコントローラ31のレ
ジスタに格納し、そのメモリプレーン51に書き込む。
をメモリプレーン51に移動するためには、メモリプレ
ーン50からそのメモリコントローラのレジスタ40に
データを読み出して、描画プロセッサ1が読み取り移動
先のメモリプレーン51のメモリコントローラ31のレ
ジスタに格納し、そのメモリプレーン51に書き込む。
この従来の方式では、メモリプレーン間のデータ転送す
るためにはメモリプレーン→そのメモリコントローラー
描画プロセッサー相手先メモリコントローラー相手先メ
モリプレーンという転送手順を必要とし、1つのメモリ
プレーン内のデータの移動がそのメモリコントローラに
よって処理され、メモリプレーン−メモリコントローラ
ーメモリプレーンと転送されるのに比べて、転送ステッ
プ数が増え、かつ、描画プロセッサとメモリコントロー
ラ間の転送時間がかかるためにメモリプレーン間のデー
タ転送は格段に遅延するという問題点を有していた。
るためにはメモリプレーン→そのメモリコントローラー
描画プロセッサー相手先メモリコントローラー相手先メ
モリプレーンという転送手順を必要とし、1つのメモリ
プレーン内のデータの移動がそのメモリコントローラに
よって処理され、メモリプレーン−メモリコントローラ
ーメモリプレーンと転送されるのに比べて、転送ステッ
プ数が増え、かつ、描画プロセッサとメモリコントロー
ラ間の転送時間がかかるためにメモリプレーン間のデー
タ転送は格段に遅延するという問題点を有していた。
上記の問題点を解決するために、 メモリコントローラ
を介してメモリプレーン間のデータを相互に転送するメ
モリプレーン間データ転送バスを設け、メモリコントロ
ーラにはマルチプレクサを設けて、各メモリプレーンの
データは描画プロセッサを介することなく、メモリプレ
ーンとメモリコントローラ間でメモリプレーン間データ
転送バスを通じて転送するようにする。
を介してメモリプレーン間のデータを相互に転送するメ
モリプレーン間データ転送バスを設け、メモリコントロ
ーラにはマルチプレクサを設けて、各メモリプレーンの
データは描画プロセッサを介することなく、メモリプレ
ーンとメモリコントローラ間でメモリプレーン間データ
転送バスを通じて転送するようにする。
メモリプレーンのデータを読み出す場合はそのデータを
メモリプレーンから読み出し、所轄のメモリコントロー
ラからメモリプレーン間データ転送ハスに送出され、所
要のメモリコントローラのレジスタに格納される。
メモリプレーンから読み出し、所轄のメモリコントロー
ラからメモリプレーン間データ転送ハスに送出され、所
要のメモリコントローラのレジスタに格納される。
即ち、描画プロセッサとプロセッサバスを介することな
く、メモリプレーン間データ転送ハスを使用することに
よって、メモリプレーンのデータは恰も所轄のメモリコ
ントローラに読み出すように所轄外の他のメモリコント
ローラに読み出される。
く、メモリプレーン間データ転送ハスを使用することに
よって、メモリプレーンのデータは恰も所轄のメモリコ
ントローラに読み出すように所轄外の他のメモリコント
ローラに読み出される。
そして、メモリコントローラからメモリプレーンへのデ
ータの書き込みも同様に、所轄外のメモリプレーンに直
接書き込まれる。
ータの書き込みも同様に、所轄外のメモリプレーンに直
接書き込まれる。
C実施例〕
第1図は本発明のフレームメモリの一実施例の構成ブロ
ック図を示す。
ック図を示す。
なお、全図を通じて同一符号は同一対象物を示す。
図のように、フレームメモリlOのメモリコントローラ
間にメモリプレーン間データ転送バス8を設け、メモリ
コントローラ30・・・のレジスタ41・・・はマルチ
プレクサ90・・・によって、メモリブレーン50・・
・とメモリプレーン間データ転送バス8のいずれかに接
続を選択することができる。
間にメモリプレーン間データ転送バス8を設け、メモリ
コントローラ30・・・のレジスタ41・・・はマルチ
プレクサ90・・・によって、メモリブレーン50・・
・とメモリプレーン間データ転送バス8のいずれかに接
続を選択することができる。
以下、メモリブレーン50のデータをメモリブレーン5
1に転送する場合を説明する。
1に転送する場合を説明する。
描画プロセッサ1がその命令を実行すると、メモリブレ
ーン50のデータは読み出されてメモリコントローラ3
0のマルチプレクサ90を介してレジスタ40に格納さ
れる。
ーン50のデータは読み出されてメモリコントローラ3
0のマルチプレクサ90を介してレジスタ40に格納さ
れる。
次いで、メモリブレーン51への書き込みが実行され、
レジスタ40のデータはマルチプレクサ90を介してメ
モリブレーンデータ転送バス8に送出される。
レジスタ40のデータはマルチプレクサ90を介してメ
モリブレーンデータ転送バス8に送出される。
そしてメモリコントローラ31はそのマルチプレクサ9
1を介してメモリブレーン51にそのデータを書き込む
。
1を介してメモリブレーン51にそのデータを書き込む
。
このデータ転送に際して、メモリブレーンのデータをメ
モリコントローラ31のレジスタ41に読み出し、メモ
リブレーン51に書き込む手順によることもできる。
モリコントローラ31のレジスタ41に読み出し、メモ
リブレーン51に書き込む手順によることもできる。
本発明のフレームメモリはメモリコントローラとプロセ
ッサバス、描画メモリ間にデータの転送が行われること
がなく、メモリプレーン間の転送時間を短縮することが
できる。
ッサバス、描画メモリ間にデータの転送が行われること
がなく、メモリプレーン間の転送時間を短縮することが
できる。
なお、メモリブレーンが画像の色表現のメモリに使用さ
れる場合のように、1つのメモリコントローラが複数の
メモリブレーンを制御する場合にも本発明が適用できる
のは云うまでもない。
れる場合のように、1つのメモリコントローラが複数の
メモリブレーンを制御する場合にも本発明が適用できる
のは云うまでもない。
以上述べてきたように、本発明によれば、メモリプレー
ン間のデータ転送をメモリプレーンデータ転送バスを設
けることによって迅速に処理することができ、実用的に
は極めて有用である噛
ン間のデータ転送をメモリプレーンデータ転送バスを設
けることによって迅速に処理することができ、実用的に
は極めて有用である噛
第1図は本発明のフレームメモリの実施例の構成ブロッ
ク図、 第2図は従来例の構成ブロック図である。 図において、 1は描画プロセッサ、 2はプロセッサバス、8はメモ
リプレーン間データ転送バス、10はフレームメモリ、 30〜はメモリコントローラ、 50〜はメモリブレーン、 シト鞄月シ償つ噂野ブ5のJ紅攻゛アーロ−7m第1図 従却むXへ′7・097図 第2図
ク図、 第2図は従来例の構成ブロック図である。 図において、 1は描画プロセッサ、 2はプロセッサバス、8はメモ
リプレーン間データ転送バス、10はフレームメモリ、 30〜はメモリコントローラ、 50〜はメモリブレーン、 シト鞄月シ償つ噂野ブ5のJ紅攻゛アーロ−7m第1図 従却むXへ′7・097図 第2図
Claims (1)
- 描画プロセッサ(1)からのプロセッサバス(2)に接
続された複数のメモリコントローラ(30〜)と、該メ
モリコントローラによって1対1で制御されるメモリプ
レーン(50〜)とを備えた画像表示装置のフレームメ
モリ(10)において、前記各メモリコントローラ(3
0〜)を接続するメモリプレーン間データ転送バス(8
)と、前記メモリコントローラ(30〜)に前記メモリ
プレーン(50〜)と該メモリプレーン間データ転送バ
ス(8)とを選択してアクセスするマルチプレクサ(9
0〜)とを設けてなることを特徴とするフレームメモリ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10510186A JPH0685187B2 (ja) | 1986-05-07 | 1986-05-07 | フレ−ムメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10510186A JPH0685187B2 (ja) | 1986-05-07 | 1986-05-07 | フレ−ムメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62260278A true JPS62260278A (ja) | 1987-11-12 |
JPH0685187B2 JPH0685187B2 (ja) | 1994-10-26 |
Family
ID=14398492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10510186A Expired - Lifetime JPH0685187B2 (ja) | 1986-05-07 | 1986-05-07 | フレ−ムメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685187B2 (ja) |
-
1986
- 1986-05-07 JP JP10510186A patent/JPH0685187B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0685187B2 (ja) | 1994-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1741089B1 (en) | Gpu rendering to system memory | |
US5251298A (en) | Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses | |
EP0241655B1 (en) | Extended raster operating in a display system | |
JPS62260278A (ja) | フレ−ムメモリ | |
JP2737898B2 (ja) | ベクトル描画装置 | |
JPS58116585A (ja) | デイスプレイ表示制御方式 | |
JPH0399317A (ja) | 画像処理装置 | |
JPH0354589A (ja) | 訓練シミュレータ用画像表示装置 | |
JPH0612368A (ja) | 高精細画像処理装置 | |
JP2000200078A (ja) | 画像デ―タ処理装置およびその処理方法 | |
JP2563671B2 (ja) | データモニタ装置 | |
JPS6213690B2 (ja) | ||
JPH04165438A (ja) | メモリアクセス方式 | |
JPS6217250B2 (ja) | ||
JPS62272352A (ja) | メモリ制御回路 | |
JPS61116387A (ja) | 画像デ−タ書込み方式 | |
JP2001084171A (ja) | 画像処理装置 | |
JPS6263351A (ja) | デイスクキヤツシユ装置 | |
JPS6184685A (ja) | メモリ制御装置 | |
JPS6368985A (ja) | 面ぬり方式 | |
JPS63127380A (ja) | ビツトマツプ描画装置 | |
JPS6252676A (ja) | 画像処理装置 | |
JPS6324475A (ja) | フレ−ムメモリ制御方式 | |
JPH03172889A (ja) | 表示メモリアクセス方式 | |
JPS62128366A (ja) | デ−タスワツプ回路 |