JP2000200078A - 画像デ―タ処理装置およびその処理方法 - Google Patents
画像デ―タ処理装置およびその処理方法Info
- Publication number
- JP2000200078A JP2000200078A JP11002062A JP206299A JP2000200078A JP 2000200078 A JP2000200078 A JP 2000200078A JP 11002062 A JP11002062 A JP 11002062A JP 206299 A JP206299 A JP 206299A JP 2000200078 A JP2000200078 A JP 2000200078A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- graphic
- bus
- processing unit
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵからのデータの転送ネックを起こすこ
となく、フレームメモリへメインメモリへのアクセスと
同等性能の図形データおよび動画データの書き込みがで
きる画像データ処理装置およびその処理方法を提供す
る。 【解決手段】 ＣＰＵと、メインメモリと、図形処理部
と、ＣＰＵと複数のデバイスとを接続する汎用デバイス
バスと、ＣＰＵとメインメモリおよび図形処理部の間を
接続する汎用メモリバスと、汎用メモリバスおよび汎用
デバイスバスの制御を行うバス制御手段を有する画像デ
ータ処理装置であって、メインメモリおよび図形処理部
は、汎用メモリバスにより直接接続されており、図形処
理部は、メインメモリに送られた図形を描画するコマン
ドを実際の図形に変換する描画コマンド処理部と、ＣＰ
Ｕから読み出された図形を描画するコマンドにより生成
された図形データが書き込まれるフレームメモリと、を
具備する。
となく、フレームメモリへメインメモリへのアクセスと
同等性能の図形データおよび動画データの書き込みがで
きる画像データ処理装置およびその処理方法を提供す
る。 【解決手段】 ＣＰＵと、メインメモリと、図形処理部
と、ＣＰＵと複数のデバイスとを接続する汎用デバイス
バスと、ＣＰＵとメインメモリおよび図形処理部の間を
接続する汎用メモリバスと、汎用メモリバスおよび汎用
デバイスバスの制御を行うバス制御手段を有する画像デ
ータ処理装置であって、メインメモリおよび図形処理部
は、汎用メモリバスにより直接接続されており、図形処
理部は、メインメモリに送られた図形を描画するコマン
ドを実際の図形に変換する描画コマンド処理部と、ＣＰ
Ｕから読み出された図形を描画するコマンドにより生成
された図形データが書き込まれるフレームメモリと、を
具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵからのデー
タの転送ネックを起こすことなく、フレームメモリおよ
びフィールドメモリにメインメモリへのアクセスと同等
性能の図形データおよび動画データの書き込みができる
画像データ処理装置およびその処理方法に関する。
タの転送ネックを起こすことなく、フレームメモリおよ
びフィールドメモリにメインメモリへのアクセスと同等
性能の図形データおよび動画データの書き込みができる
画像データ処理装置およびその処理方法に関する。
【０００２】
【従来の技術】従来の図形処理装置の図形処理部では、
ＣＰＵとメモリ、汎用バスブリッジを介して、ＡＧＰ
（Accelerated Graphics Port）汎用バス、ＰＣＩ(Pe
ripheralComponent Interconnect)汎用バス、もしくは
グラフィックス専用バスに接続されていた。そして、Ｐ
ＣＩ汎用バスを有する情報処理装置の場合は、ＣＰＵと
接続されたメインメモリとＰＣＩ汎用バスに接続された
図形処理部とを有し、ＣＰＵまたは図形処理装置がＣＰ
Ｕを介さずに外部デバイスとＤＭＡ(Direct Memory A
ccess)転送によりメインメモリから図形データの転送お
よび図形描画コマンドの転送を行われていた。ＤＭＡ転
送を用いるとオーバヘッドがなくなり、データの高速転
送が可能となる。
ＣＰＵとメモリ、汎用バスブリッジを介して、ＡＧＰ
（Accelerated Graphics Port）汎用バス、ＰＣＩ(Pe
ripheralComponent Interconnect)汎用バス、もしくは
グラフィックス専用バスに接続されていた。そして、Ｐ
ＣＩ汎用バスを有する情報処理装置の場合は、ＣＰＵと
接続されたメインメモリとＰＣＩ汎用バスに接続された
図形処理部とを有し、ＣＰＵまたは図形処理装置がＣＰ
Ｕを介さずに外部デバイスとＤＭＡ(Direct Memory A
ccess)転送によりメインメモリから図形データの転送お
よび図形描画コマンドの転送を行われていた。ＤＭＡ転
送を用いるとオーバヘッドがなくなり、データの高速転
送が可能となる。
【０００３】なお、上記において、ＡＧＰとは、３次元
グラフィックスや動画等の大容量データを処理するため
米国のIntel社が開発した３次元グラフィックス用イン
タフェースである。また、ＰＣＩとは、３２ビットバス
規格であり、ＡＧＰと同じIntel社が提唱したインタフ
ェースである。
グラフィックスや動画等の大容量データを処理するため
米国のIntel社が開発した３次元グラフィックス用イン
タフェースである。また、ＰＣＩとは、３２ビットバス
規格であり、ＡＧＰと同じIntel社が提唱したインタフ
ェースである。
【０００４】
【発明が解決しようとする課題】従来は、ＡＧＰ汎用バ
ス、ＰＣＩ汎用バス等汎用バスに接続された図形処理部
にこれらのバスを介して画像データ、描画コマンドを転
送していたため、高速に描画することができずデータを
転送する上で問題となっていた。
ス、ＰＣＩ汎用バス等汎用バスに接続された図形処理部
にこれらのバスを介して画像データ、描画コマンドを転
送していたため、高速に描画することができずデータを
転送する上で問題となっていた。
【０００５】また、メインメモリと並列に図形処理部を
配置して専用バスおよび汎用バスを介さずにフレームメ
モリやフィールドメモリに描画データ、画像データを書
き込む場合は、図形描画機能を有した専用のブリッジ処
理部が必要となり汎用性がなかった。
配置して専用バスおよび汎用バスを介さずにフレームメ
モリやフィールドメモリに描画データ、画像データを書
き込む場合は、図形描画機能を有した専用のブリッジ処
理部が必要となり汎用性がなかった。
【０００６】本発明は、上述したような従来の技術が有
する問題点に鑑みなされたものであって、図形処理部に
対してＣＰＵからのデータの転送を円滑に行うことがで
き、メインメモリへのアクセスと同等性能の図形データ
および動画データの書き込みができる画像データ処理装
置およびその処理方法を提供することを目的とする。
する問題点に鑑みなされたものであって、図形処理部に
対してＣＰＵからのデータの転送を円滑に行うことがで
き、メインメモリへのアクセスと同等性能の図形データ
および動画データの書き込みができる画像データ処理装
置およびその処理方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明によれば、ＣＰＵと、メインメモリと、図
形処理部と、ＣＰＵと複数のデバイスとを接続する汎用
デバイスバスと、ＣＰＵとメインメモリおよび図形処理
部の間を接続する汎用メモリバスと、汎用メモリバスお
よび汎用デバイスバスの制御を行うバス制御手段を有す
る画像データ処理装置であって、メインメモリおよび図
形処理部は、汎用メモリバスにより直接接続されてお
り、図形処理部は、メインメモリに送られた図形を描画
するコマンドを実際の図形に変換する描画コマンド処理
部と、ＣＰＵから読み出された図形を描画するコマンド
により生成された図形データが書き込まれるフレームメ
モリと、を具備することを特徴とする。
ため、本発明によれば、ＣＰＵと、メインメモリと、図
形処理部と、ＣＰＵと複数のデバイスとを接続する汎用
デバイスバスと、ＣＰＵとメインメモリおよび図形処理
部の間を接続する汎用メモリバスと、汎用メモリバスお
よび汎用デバイスバスの制御を行うバス制御手段を有す
る画像データ処理装置であって、メインメモリおよび図
形処理部は、汎用メモリバスにより直接接続されてお
り、図形処理部は、メインメモリに送られた図形を描画
するコマンドを実際の図形に変換する描画コマンド処理
部と、ＣＰＵから読み出された図形を描画するコマンド
により生成された図形データが書き込まれるフレームメ
モリと、を具備することを特徴とする。
【０００８】また、フレームメモリは、メモリインタフ
ェースおよび汎用メモリバスに接続されたデュアルポー
トメモリで構成されることを特徴とする。
ェースおよび汎用メモリバスに接続されたデュアルポー
トメモリで構成されることを特徴とする。
【０００９】また、フレームメモリは、汎用メモリバス
を介して直接画像データが書き込まれることを特徴とす
る。
を介して直接画像データが書き込まれることを特徴とす
る。
【００１０】また、汎用メモリバスを介して、フレーム
メモリへ直接データの書き込みを行うことを特徴とす
る。
メモリへ直接データの書き込みを行うことを特徴とす
る。
【００１１】また、図形処理部は、３次元画像のＺ軸方
向の画像データが格納されたＺメモリと、３次元画像の
質感を表現する画像データが格納されたテクスチャメモ
リと、をさらに具備することを特徴とする。
向の画像データが格納されたＺメモリと、３次元画像の
質感を表現する画像データが格納されたテクスチャメモ
リと、をさらに具備することを特徴とする。
【００１２】また、ＣＰＵと、メインメモリと、図形処
理部と、ＣＰＵと複数のデバイスとを接続する汎用デバ
イスバスおよびＣＰＵとメインメモリおよび図形処理部
の間を接続する汎用メモリバスと、汎用メモリバスおよ
び汎用デバイスバスの制御を行うバス制御手段を有する
画像データ処理装置であって、メインメモリと並列に配
置された動画処理部を有し、動画処理部は、動画処理部
に書き込まれた動画データを処理する動画処理部と、動
画処理部において、動画データが書き込まれるフレーム
メモリと、を具備することを特徴とする。
理部と、ＣＰＵと複数のデバイスとを接続する汎用デバ
イスバスおよびＣＰＵとメインメモリおよび図形処理部
の間を接続する汎用メモリバスと、汎用メモリバスおよ
び汎用デバイスバスの制御を行うバス制御手段を有する
画像データ処理装置であって、メインメモリと並列に配
置された動画処理部を有し、動画処理部は、動画処理部
に書き込まれた動画データを処理する動画処理部と、動
画処理部において、動画データが書き込まれるフレーム
メモリと、を具備することを特徴とする。
【００１３】上記のように構成される本発明において
は、図形処理部や動画処理部およびメインメモリを汎用
メモリバスにより直接接続することにより、図形データ
および図形描画コマンドの転送を省略することができ
る。これにより、高速な図形描画や画像描画が可能にな
る。
は、図形処理部や動画処理部およびメインメモリを汎用
メモリバスにより直接接続することにより、図形データ
および図形描画コマンドの転送を省略することができ
る。これにより、高速な図形描画や画像描画が可能にな
る。
【００１４】また、従来はＣＰＵよりフレームメモリや
フィールドメモリにアクセスする場合に、汎用バスを介
してさらに図形処理部や動画処理部を介してフレームメ
モリやフィールドメモリにアクセスするという方法を用
いていたが、本発明では図形処理部が有しているフレー
ムメモリおよびフィールドメモリをデュアルポートメモ
リにすることにより、メモリインタフェースからだけで
なく、ＣＰＵから直接フレームメモリをアクセスするこ
とが可能となり、かくして、より高速な画像処理が可能
となる。
フィールドメモリにアクセスする場合に、汎用バスを介
してさらに図形処理部や動画処理部を介してフレームメ
モリやフィールドメモリにアクセスするという方法を用
いていたが、本発明では図形処理部が有しているフレー
ムメモリおよびフィールドメモリをデュアルポートメモ
リにすることにより、メモリインタフェースからだけで
なく、ＣＰＵから直接フレームメモリをアクセスするこ
とが可能となり、かくして、より高速な画像処理が可能
となる。
【００１５】さらに、ＣＰＵからのフレームメモリやフ
ィールドメモリへのアクセスが高速に行うことができ
る。
ィールドメモリへのアクセスが高速に行うことができ
る。
【００１６】またさらに、従来フレームメモリをメイン
メモリに並列およびメインメモリの一部として配置する
場合は、グラフィックアクセラレータを搭載することが
できず、描画アクセラレート機能を使用することができ
なかったが、図形処理部に書き込まれたメモリデータを
コマンドとして解釈してグラフィックアクセラレータを
起動し、図形処理部が有するフレームメモリに図形を高
速に描画することができる。
メモリに並列およびメインメモリの一部として配置する
場合は、グラフィックアクセラレータを搭載することが
できず、描画アクセラレート機能を使用することができ
なかったが、図形処理部に書き込まれたメモリデータを
コマンドとして解釈してグラフィックアクセラレータを
起動し、図形処理部が有するフレームメモリに図形を高
速に描画することができる。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１８】図１は、本発明の第１の実施例の構成を示
すブロック図である。
すブロック図である。
【００１９】図１に示すように、本実施例は、ＣＰＵ２
と、メインメモリ３と、後述する汎用メモリバス１０お
よび汎用デバイスバス１１の制御を行うブリッジ４と、
メインメモリ３と並列に配置された図形処理部５と、Ｃ
ＰＵ２とメインメモリ３および図形処理部５とを接続す
る汎用メモリバス１０と、ＣＰＵ２と、３個のＰＣＩデ
バイスを内蔵するＰＣＩデバイス群１２を接続する汎用
デバイスバス１１と、から構成される。
と、メインメモリ３と、後述する汎用メモリバス１０お
よび汎用デバイスバス１１の制御を行うブリッジ４と、
メインメモリ３と並列に配置された図形処理部５と、Ｃ
ＰＵ２とメインメモリ３および図形処理部５とを接続す
る汎用メモリバス１０と、ＣＰＵ２と、３個のＰＣＩデ
バイスを内蔵するＰＣＩデバイス群１２を接続する汎用
デバイスバス１１と、から構成される。
【００２０】図２は、図１に示した図形処理部５のより
詳細な内部構成を示すブロック図である。
詳細な内部構成を示すブロック図である。
【００２１】図形処理部５は、図２に示すように、ＣＰ
Ｕ２からの描画コマンドを蓄えるコマンドバッファ３１
と、書き込まれたデータを描画コマンドとして判断し、
描画コマンドを図形に変換する描画コマンド処理部３２
と、フレームメモリ３４に描画コマンドより図形データ
を生成して図形データの書き込み、およびフレームメモ
リ３４から表示データの読み込みを行うメモリインター
フェース３３と、メモリインターフェース３３および汎
用メモリバス１０とに接続されたデュアルポートメモリ
で構成されるフレームメモリ３４と、メモリインターフ
ェース３３より読み込まれた表示データを表示デバイス
８へ表示するため変換処理を行う表示処理部３５と、を
含む。
Ｕ２からの描画コマンドを蓄えるコマンドバッファ３１
と、書き込まれたデータを描画コマンドとして判断し、
描画コマンドを図形に変換する描画コマンド処理部３２
と、フレームメモリ３４に描画コマンドより図形データ
を生成して図形データの書き込み、およびフレームメモ
リ３４から表示データの読み込みを行うメモリインター
フェース３３と、メモリインターフェース３３および汎
用メモリバス１０とに接続されたデュアルポートメモリ
で構成されるフレームメモリ３４と、メモリインターフ
ェース３３より読み込まれた表示データを表示デバイス
８へ表示するため変換処理を行う表示処理部３５と、を
含む。
【００２２】上記において、メインメモリ３には、描画
すべき図形データの元となるコマンドが格納され、フレ
ームメモリ３４には、メインメモリ３から読み出したコ
マンドを変換した図形データが格納されている。
すべき図形データの元となるコマンドが格納され、フレ
ームメモリ３４には、メインメモリ３から読み出したコ
マンドを変換した図形データが格納されている。
【００２３】フレームメモリ３４のフレームとは、１枚
の静止画のことであり、この静止画をいくつか集めるこ
とにより動画が構成される。例えば、テレビジョン画像
は、毎秒３０フレーム、つまり３０枚の静止画から構成
されている。フレームメモリ３４とは、各フレームを構
成する画像データを格納したメモリのことである。
の静止画のことであり、この静止画をいくつか集めるこ
とにより動画が構成される。例えば、テレビジョン画像
は、毎秒３０フレーム、つまり３０枚の静止画から構成
されている。フレームメモリ３４とは、各フレームを構
成する画像データを格納したメモリのことである。
【００２４】次に、本発明の第１の実施例の動作を図１
および図２を参照して説明する。
および図２を参照して説明する。
【００２５】本発明の図１および図２において、画像デ
ータ処理装置１は、まずＣＰＵ２において、描画すべき
図形データの元となるコマンドをメインメモリ３より読
み込み、描画コマンドに変換して本発明の特徴である汎
用メモリバス１０に接続された図形処理部５のコマンド
バッファ３１に書き込む。この場合、フレームメモリ３
４へ書き込むデータの転送速度はメインメモリ３へのア
クセス速度と同等となり高速でデータの書き込みができ
る。
ータ処理装置１は、まずＣＰＵ２において、描画すべき
図形データの元となるコマンドをメインメモリ３より読
み込み、描画コマンドに変換して本発明の特徴である汎
用メモリバス１０に接続された図形処理部５のコマンド
バッファ３１に書き込む。この場合、フレームメモリ３
４へ書き込むデータの転送速度はメインメモリ３へのア
クセス速度と同等となり高速でデータの書き込みができ
る。
【００２６】コマンドバッファ３１に書き込まれた描画
コマンドは描画コマンド処理部３２によって描画コマン
ドとしてメモリインターフェース３３に送り込まれる。
描画コマンドはこのメモリインターフェース３３におい
て図形データに変換され、デュアルポートフレームメモ
リ３４の１ポートを介して書き込まれる。フレームメモ
リ３４はメモリインターフェース３３より書き込まれた
図形データを表示データとして蓄えられる。
コマンドは描画コマンド処理部３２によって描画コマン
ドとしてメモリインターフェース３３に送り込まれる。
描画コマンドはこのメモリインターフェース３３におい
て図形データに変換され、デュアルポートフレームメモ
リ３４の１ポートを介して書き込まれる。フレームメモ
リ３４はメモリインターフェース３３より書き込まれた
図形データを表示データとして蓄えられる。
【００２７】蓄えられた表示データを表示する際は、同
じくメモりインターフェース３３より読み出しが行わ
れ、表示処理部３５に転送される。表示処理部３５は表
示データをその先に接続された表示デバイス８に会わせ
たインターフェースで表示データを出力する。例えば、
表示デバイスがＣＲＴのときは、内蔵するデジタルアナ
ログコンバータ（図示せず）でデジタルからアナログに
変換してアナログＲＧＢ信号で出力する。表示デバイス
が液晶装置の場合は、液晶装置に適合するデジタルまた
はアナログインターフェース（図示せず）に対応する信
号形態で出力される。
じくメモりインターフェース３３より読み出しが行わ
れ、表示処理部３５に転送される。表示処理部３５は表
示データをその先に接続された表示デバイス８に会わせ
たインターフェースで表示データを出力する。例えば、
表示デバイスがＣＲＴのときは、内蔵するデジタルアナ
ログコンバータ（図示せず）でデジタルからアナログに
変換してアナログＲＧＢ信号で出力する。表示デバイス
が液晶装置の場合は、液晶装置に適合するデジタルまた
はアナログインターフェース（図示せず）に対応する信
号形態で出力される。
【００２８】ＣＰＵ２より直接フレームメモリ３４にア
クセスし、表示データを加工して再び直接フレームメモ
リ３４に書き込む場合はメモリインターフェース３３と
は別のポートに接続された汎用メモリバス１０を介して
書き込むことができる。このため、従来の汎用バスに接
続された図形処理装置で処理が遅かった表示データの加
工を高速で行うことができる。
クセスし、表示データを加工して再び直接フレームメモ
リ３４に書き込む場合はメモリインターフェース３３と
は別のポートに接続された汎用メモリバス１０を介して
書き込むことができる。このため、従来の汎用バスに接
続された図形処理装置で処理が遅かった表示データの加
工を高速で行うことができる。
【００２９】以上のように、本発明によれば、ＣＰＵ２
からフレームメモリ３４に直接アクセスするので、ＣＰ
Ｕ２からのフレームメモリ３４へのアクセスを高速に行
うことができる。
からフレームメモリ３４に直接アクセスするので、ＣＰ
Ｕ２からのフレームメモリ３４へのアクセスを高速に行
うことができる。
【００３０】また、従来において、フレームメモリをメ
インメモリに並列およびメインメモリの一部として配置
する場合は、グラフィックアクセラレータ（図示せず）
を搭載することができず、描画アクセラレート機能を使
用することができなかったが、図形処理部５のフレーム
メモリ３４に書き込まれたメモリデータをコマンドとし
て解釈してグラフィックアクセラレータ（図示せず）を
起動することができるので、図形処理部５のフレームメ
モリ３４に図形を高速に描画することができる。
インメモリに並列およびメインメモリの一部として配置
する場合は、グラフィックアクセラレータ（図示せず）
を搭載することができず、描画アクセラレート機能を使
用することができなかったが、図形処理部５のフレーム
メモリ３４に書き込まれたメモリデータをコマンドとし
て解釈してグラフィックアクセラレータ（図示せず）を
起動することができるので、図形処理部５のフレームメ
モリ３４に図形を高速に描画することができる。
【００３１】なお、上記の第１と第２の実施例におい
て、画像表示速度の高速化を図るため、グラフィックア
クセラレータを搭載したが、その他にＶＲＡＭ（Video
Random Access Memory）等を搭載してもよい。
て、画像表示速度の高速化を図るため、グラフィックア
クセラレータを搭載したが、その他にＶＲＡＭ（Video
Random Access Memory）等を搭載してもよい。
【００３２】図３は、本発明の第２の実施例の構成を示
すブロック図である。
すブロック図である。
【００３３】本実施例は、２次元で描画される画像に加
え、さらに３次元画像も描画できるように、Ｘ，Ｙ軸方
向の画像データが格納されたフレームメモリ３４の他に
Ｚ軸方向の画像データを格納したＺメモリ（デプスバッ
ファ）３４’と、３次元で表現された画像の質感を表現
するレンダリングを行うテクスチャデータ等を格納した
テクスチャメモリ３４’’と、を追加した例である。
え、さらに３次元画像も描画できるように、Ｘ，Ｙ軸方
向の画像データが格納されたフレームメモリ３４の他に
Ｚ軸方向の画像データを格納したＺメモリ（デプスバッ
ファ）３４’と、３次元で表現された画像の質感を表現
するレンダリングを行うテクスチャデータ等を格納した
テクスチャメモリ３４’’と、を追加した例である。
【００３４】以上にように、本実施例によれば、Ｚメモ
リ３４’とテクスチャメモリ３４’’とを設けたので、
３次元画像を実物に近いリアルさで高速に表示すること
ができる。
リ３４’とテクスチャメモリ３４’’とを設けたので、
３次元画像を実物に近いリアルさで高速に表示すること
ができる。
【００３５】なお、テクスチャマッピングの他に、レイ
トレーシングやモーションブラー等の効果を出したいと
きは、さらにメモリを追加してもよい。
トレーシングやモーションブラー等の効果を出したいと
きは、さらにメモリを追加してもよい。
【００３６】図４は、本発明の第３の実施例の構成を示
すブロック図である。
すブロック図である。
【００３７】本実施例は、単に図形および静止画だけで
なく、動画の表示に必要な大量の画像データを処理する
ため、動画処理部５’と複数のフレームメモリ３６，３
６’、３６’’を設けた例である。
なく、動画の表示に必要な大量の画像データを処理する
ため、動画処理部５’と複数のフレームメモリ３６，３
６’、３６’’を設けた例である。
【００３８】図５は、図４に示した動画処理部５’の内
部構成を示すブロック図である。
部構成を示すブロック図である。
【００３９】動画処理部５’は、図５に示すように、デ
ータバッファ３１’と、複数のフレームメモリ３６，３
６’、３６’’と、を含む。
ータバッファ３１’と、複数のフレームメモリ３６，３
６’、３６’’と、を含む。
【００４０】以上のように、本実施例によれば、動画デ
ータを格納したフレームメモリ３６，３６’、３６’’
を設けたので、動画を高速に表示することができる。
ータを格納したフレームメモリ３６，３６’、３６’’
を設けたので、動画を高速に表示することができる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
以下のような顕著な効果を奏する。
以下のような顕著な効果を奏する。
【００４２】（１）ＣＰＵからフレームメモリに直接ア
クセスできるため、ＣＰＵからのフレームメモリへのア
クセスが高速に行うことができる。
クセスできるため、ＣＰＵからのフレームメモリへのア
クセスが高速に行うことができる。
【００４３】（２）従来において、フレームメモリをメ
インメモリに並列およびメインメモリの一部として配置
する場合は、グラフィックアクセラレータを搭載するこ
とができず、描画アクセラレート機能を使用することが
できなかったが、図形処理部に書き込まれたメモリデー
タをコマンドとして解釈してグラフィックアクセラレー
タを起動し、図形処理部のフレームメモリに図形を高速
に描画することができる。
インメモリに並列およびメインメモリの一部として配置
する場合は、グラフィックアクセラレータを搭載するこ
とができず、描画アクセラレート機能を使用することが
できなかったが、図形処理部に書き込まれたメモリデー
タをコマンドとして解釈してグラフィックアクセラレー
タを起動し、図形処理部のフレームメモリに図形を高速
に描画することができる。
【００４４】（３）Ｚメモリとテクスチャメモリとを設
けたため、３次元画像を実物に近いリアルさで高速に表
示することができる。
けたため、３次元画像を実物に近いリアルさで高速に表
示することができる。
【００４５】（４）動画データを格納したフィールドメ
モリを設けたため、動画を高速に表示することができ
る。
モリを設けたため、動画を高速に表示することができ
る。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】第１の実施例の図形処理部の内部構成を示す図
である。
である。
【図３】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図４】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図５】第３の実施例の動画処理部の内部構成を示すブ
ロック図である。
ロック図である。
１ 画像データ処理装置 ２ ＣＰＵ ３ メインメモリ ４ ブリッジ ５ 図形処理部 ５’ 動画処理部 ７，３６，３６’、３６’’ フレームメモリ ８ 表示デバイス １０ 汎用メモリバス １１ 汎用デバイスバス １２ ＰＣＩデバイス ３１ コマンドバッファ ３２ 描画コマンド処理部 ３２’ 動画データ処理部 ３３ メモリインタフェース ３４ 表示処理部 ３４ フィールドメモリ ３４’ Ｚ（デプス）メモリ ３４’’ テクスチャメモリ
Claims (6)
- 【請求項１】 ＣＰＵと、メインメモリと、図形処理部
と、前記ＣＰＵと複数のデバイスとを接続する汎用デバ
イスバスと、前記ＣＰＵとメインメモリおよび図形処理
部の間を接続する汎用メモリバスと、前記汎用メモリバ
スおよび汎用デバイスバスの制御を行うバス制御手段を
有する画像データ処理装置であって、 前記メインメモリおよび図形処理部は、前記汎用メモリ
バスにより直接接続されており、前記図形処理部は、前
記メインメモリに送られた図形を描画するコマンドを実
際の図形に変換する描画コマンド処理部と、前記ＣＰＵ
から読み出された図形を描画するコマンドにより生成さ
れた図形データが書き込まれるフレームメモリと、 を具備することを特徴とする画像データ処理装置。 - 【請求項２】 請求項１に記載の画像データ処理装置に
おいて、 前記フレームメモリは、前記メモリインタフェースおよ
び汎用メモリバスに接続されたデュアルポートメモリで
構成されることを特徴とする画像データ処理装置。 - 【請求項３】 請求項１または２に記載の画像データ処
理装置において、 前記フレームメモリは、前記汎用メモリバスを介して直
接画像データが書き込まれることを特徴とする画像デー
タ処理装置。 - 【請求項４】 請求項１に記載の画像データ処理方法で
あって、 前記汎用メモリバスを介して、前記フレームメモリへ直
接データの書き込みを行うことを特徴とする画像データ
処理方法。 - 【請求項５】 請求項１に記載の画像データ処理装置に
おいて、 前記図形処理部は、３次元画像のＺ軸方向の画像データ
が格納されたＺメモリと、 ３次元画像の質感を表現する画像データが格納されたテ
クスチャメモリと、をさらに具備することを特徴とする
画像データ処理装置。 - 【請求項６】 ＣＰＵとメモリと汎用バスおよびメイン
メモリバスの制御を行う手段を有する画像データ処理装
置であって、 前記メインメモリと並列に配置された動画処理部を有
し、 前記動画処理部は、該動画処理部に書き込まれた動画デ
ータを処理する動画処理部と、 前記動画処理部において、動画データが書き込まれるフ
レームメモリと、 を具備することを特徴とする画像データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002062A JP2000200078A (ja) | 1999-01-07 | 1999-01-07 | 画像デ―タ処理装置およびその処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002062A JP2000200078A (ja) | 1999-01-07 | 1999-01-07 | 画像デ―タ処理装置およびその処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200078A true JP2000200078A (ja) | 2000-07-18 |
Family
ID=11518869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002062A Pending JP2000200078A (ja) | 1999-01-07 | 1999-01-07 | 画像デ―タ処理装置およびその処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200078A (ja) |
-
1999
- 1999-01-07 JP JP11002062A patent/JP2000200078A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4926947B2 (ja) | システムメモリへのｇｐｕのレンダリング | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| KR0169541B1 (ko) | 화상 처리 장치 및 그 방법 그리고 화상 처리 장치를 갖는 전자 장치 | |
| US5706034A (en) | Graphic processing apparatus and method | |
| JPH09305776A (ja) | データ処理装置およびデータ処理方法 | |
| JPH0468655B2 (ja) | ||
| JPH08129647A (ja) | グラフィック装置 | |
| JP2000200078A (ja) | 画像デ―タ処理装置およびその処理方法 | |
| US6867783B2 (en) | Recording medium having recorded thereon three-dimensional graphics drawing data having data structure shareable by frames and method of drawing such data | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3740415B2 (ja) | グラフィック処理装置 | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JPH0233645A (ja) | コンピュータ | |
| JP2636834B2 (ja) | 画像処理装置 | |
| JPH0685187B2 (ja) | フレ−ムメモリ | |
| JPH06149225A (ja) | 表示装置 | |
| JP2002311943A (ja) | 画像表示装置 | |
| JP2001505674A (ja) | Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置 | |
| JPH04278652A (ja) | 図形描画装置及びそのメモリアクセス方式 | |
| JPH0727556B2 (ja) | バスアクセス方式 | |
| JPH09134439A (ja) | 画像処理装置 | |
| JPH03172889A (ja) | 表示メモリアクセス方式 | |
| JPH0434175B2 (ja) | ||
| JPS6261171A (ja) | ビツトマツプメモリ制御回路 | |
| JPH0644385A (ja) | Ｚバッファ制御回路 |