JPS62260240A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は一つの記憶領域から他の記憶領域へのデータ
転送５：関するものである。

〔従来の技術〕

第２図は従来の装置を示すブロック図で、図（；おいて
、（１）は主記憶装置、（２）は転送元記憶領域、（３
）は転送元記憶領域（２）へアクセスするためのアドレ
スを保持するソースアドレスレジスタ、（４）は転送元
記憶領域、（５）は転送先記憶領域（４）へアクセスす
るためのアドレスを保持するデスティネーションアドレ
スレジスタである、 転送元記憶領域（２）に格納されているデータを転送先
記憶領域（３）に書込むのであるが、ソースアドレスレ
ジスタ（３）の内容でアクセスして読出されたデータが
、デスティネーションアドレスレジスタ１５）の内容で
アクセスしたメモリへ書込まれる。したがってデータ転
送開始の初期化の時点においては、ソースアドレスレジ
スタ（３）の内容としては転送元記憶領域は）の先頭ア
ドレスが、デスティネーションアドレスレジスタ（５）
の内容としては転送先記憶領域の先頭アドレスが設定さ
れる。この設定径転送が開始されるのであるが、一回に
転送できるデータのアドレス幅はデータバスの能力Ｃ二
よって定まるが、ここでは仮に４バイト（一般的にはｎ
アドレス幅）のデータであるとすると、−同の−・転送
ごとにソースアドレスレジスタ（３）とデスティネーシ
ョンアドレスレジスタ（５）の内容シー数値４（一般的
にはｎ）を加算する。但し、降アドレス順に転送する場
合は数ｆ［ｎを減算する。

このようにして転送先記憶領域１２）のデータが転送先
記憶領域（４）に書込まれる。また、この転送に際しＣ
ＰＵ　（図示せず）から毎回ソースアドレスレジスタ（
３）とデスティネーションアドレスレジスタ（４）ヘア
ドレスを設定する必要がないので、データ転送を高速１
：行うことができる。

〔発明が解決しようとする問題点〕

然し、データ転送の目的によっては、転送元記憶領域の
所定範囲のデータを転送先記憶領域全域にわたって繰返
し転送する場合があり、従来の装置ではこのような繰返
し転送の場合に転送速度を高く保つことが困難であると
いう問題があった。

この発明は従来の装置における上記の問題点を解決する
ためになされたもので、繰返しパターンの転送において
も高速転送を保持できるデータ転送装置を得ることを目
的としている。

〔問題点を解決するための手段〕

この発明ではソースアドレスレジスタの内容を一定（；
保つこと（：よって常に同一のパターンのデータを読出
しながら、デスティネーションアドレスレジスタの内容
を〕順次増減させること（＝よって、転送先記憶領域全
域（二わたって繰返しパターンを書込むよう：；シた。

〔作用〕

ソースアドレスレジスタへもデスティネーションアドレ
スレジスタへもＣＰＵからその都度アドレスを設定する
必要がないので高速のデータ転送を行うことができる。

〔実施例〕

以下、図面によりこの発明の詳細な説明する。

第１図はこの発明の一実施例を示すブロック図で、図に
おいて第２図と同一符号は同−又は相当部分を示し、（
６）は繰返し転送フラグを設定するフラグレジスタであ
る。また、第１図に示す転送元記憶領域（２）は、たと
えば４バイト幅のデータを記憶する餠域で、従って第２
図に示す転送先記憶領域（２）（二比して記憶領域が小
さい。

繰返しパターンの転送を行うときはプログラム制御によ
ってフラグレジスタ（６）に論理「１」の信号が書込ま
れ、この信号の制御によってソースアドレスレジスタ（
３）の内容の増減は浄土される。

データ転送の初期化の時点において、転送元記憶領域１
２Ｊの先頭アドレスがソースアドレスレジスタ（３）に
、転送先記憶領域（４）の先頭アドレスがデスティネー
ションアドレスレジスタ（５１にそれぞれ設定される。

データ転送が開始され、一回の転送ごとにデスティネー
ションアドレスレジスタ（５）の内容には数値４（一般
的にはｎ）が加算されるが、ソースアドレスレジスタ（
３）の数値は変化しないので、転送先記憶領域筐）のパ
ターンが繰返し転送先記憶領域（４）に書込まれる。

尚上記実施例では電子計算機の主記憶装置内のデータ転
送として説明したが、この発明はあらゆる種類の記憶装
置間のデータ転送においても同様に適用することができ
る。

Ｃ発明の効果〕 以上のようにこの発明によれば、繰返し転送フラグを設
けるだけで繰返しパターンの転送においても転送速度を
低下しないですむという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、′１Ｉ
ｃ２図は従来の装置を示すブロック図。 （１）は主記憶装置、（２）は転送元記憶領域、（３）
はソースアドレスレジスタ、（４）は転送先記憶領域、
（５）はデスティネーションアドレスレジスタ、（６）
は繰返し転送フラグ。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 転送すべきデータが格納されている転送元記憶領域と、 転送したデータが格納される転送先記憶領域と、データ
   転送に際し、上記転送元記憶領域の先頭アドレスが初期
   値として設定されるソースアドレスレジスタと、 上記データ転送に際し、上記転送先記憶領域の先頭アド
   レスが初期値として設定されるデスティネーションアド
   レスレジスタと、 一回の転送データがｎアドレス幅のデータである場合、
   一回のデータ転送ごとに上記ソースアドレスレジスタ及
   び上記デスティネーションレジスタの内容に数値ｎを加
   算又は減算する手段と、上記転送元記憶領域のｎアドレ
   ス区間のデータを繰返して上記転送先記憶領域へ転送す
   る場合は、繰返し転送フラグを設定し、この繰返し転送
   フラグが設定されている間は上記ソースアドレスレジス
   タの内容への数値ｎの加算又は減算を停止する手段と、 を備えたデータ転送装置。