JPS62259448A - 絶縁膜形成法 - Google Patents

絶縁膜形成法

Info

Publication number
JPS62259448A
JPS62259448A JP8574686A JP8574686A JPS62259448A JP S62259448 A JPS62259448 A JP S62259448A JP 8574686 A JP8574686 A JP 8574686A JP 8574686 A JP8574686 A JP 8574686A JP S62259448 A JPS62259448 A JP S62259448A
Authority
JP
Japan
Prior art keywords
insulating film
purity
forming
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8574686A
Other languages
English (en)
Inventor
Chisato Hashimoto
橋本 千里
Hideo Oikawa
及川 秀男
Chiyuuhachirou Honma
本間 中八郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8574686A priority Critical patent/JPS62259448A/ja
Publication of JPS62259448A publication Critical patent/JPS62259448A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、不純物としての高融点金属を含まない高品質
の高誘導率を有する絶縁膜形成法に関するものであり、
特に、半導体装置において半導体層または導電体層でサ
ンドイッチ状に挟まれる高品質、高誘電率の絶縁膜の形
成方法に関するものである。
従来の技術 最近の半導体分野においては高集積化、小型化、高速動
作化などの動向がみられ、それに伴ってLSIが発展し
てきた。即ち、LSIを使用することにより、システム
の小型化、高性能化、経済性の向上等各種の利益を期待
することができ、メモリ用、ロジック回路用、マイクロ
コンピュータ用等の広い適用分野を有している。
メモリ用LSIとしては、バイポーラLS I。
MO3LSIなどがよく知られているが、特に後者は前
者に比して高速動作性の点では劣るものの、素子間のア
イソレーションが不要であり、MOSFETのエンハン
スメント特性がスイッチングに適しており、消費電力が
少なく、ゲート容量の蓄積電荷による一時メモリの作用
を有することからダイナミックメモリ回路を得るために
広く利用されている。
このように、半導体デバイスを中心とする電子デバイス
の進歩は著しく、それに伴った要求も一段と厳しくなっ
てきている。これら要求を満たすためには、能動素子部
分に関わる改良もさることながら、抵抗、キャパシタな
どの受動素子の改良も上記改良と並行して行わなければ
ならない重要な課題である。
従来、半導体層又は導電体層によって絶縁膜がサンドイ
ッチ状に挟まれた3層積層体が、様々な半導体装置に使
われている。最近、特に注目される3層楼層体の用途と
して、上述のようなMOSダイナミックメモリの電荷蓄
積用キャパシタとして応用されていることである。近年
、この種のメモリの高集積化は著しいが、それに伴って
該キャパシタの面積も縮小しなければならない。
ところが、面積を縮小しても該キャパシタのキャパシタ
ンスは回路動作上、それ程減少させることができない。
そこで、この問題を解決するための一方法としては、該
3層積層体の絶縁膜として誘電率の高い、例えば酸化タ
ンタル、酸化ニオブ、酸化チタン、酸化ハフニウム、酸
化ジルコニウム、酸化アルミニウム等を用いることが検
討されている。
発明が解決しようとする問題点 従来、このような用途に用いられていた絶縁膜は、リー
ク電流の大きいことが欠点であった。この欠点を克服す
るため、比較的リーク電流の小さい陽極酸化膜を使う方
法〔例えば、18B[E )ランスアクションズ オン
 エレクトロン、デバイスズ(Trans、  Ele
ctron、Devices)、  第BD −29巻
、  pp。
368−376、1982.参照〕や、上記酸化物膜と
、リーク電流の極めて小さいシリコン熱酸化膜との2層
膜を使う方法〔例えば、プロシーディングズ オブ シ
ンポジウム オン VLSI  テクノロジー(Pro
c、 Symp、 VLSI Tech、)、 pp、
 86−87.1983.参照〕等の検討が行なわれて
いる。
しかし、前者では電解液を用いているため、該電解液か
らの汚染の心配があり、また後者においてはシリコン熱
酸化膜の誘電率が低いため、例え誘電率の高い上記酸化
物膜とで2層としても実効的な誘電率が減少してしまう
等の欠点があり、いずれも満足できるものではなかった
そこで出願人は先に第1の半導体層又は導電体層と、そ
の上に形成された絶縁膜と、該絶縁膜上に設けられた第
2の半導体層又は導電体層の3層積層体を含む半導体装
置として、前記絶縁膜がアルカリ金属、アルカリ土類金
属、重金属、半導体物質および放射性元素を実質的に含
まない高純度の膜である半導体装置を提案した(特願昭
60−107588号)。
この装置ではリーク電流は小さく、実効的な誘電率の派
生もなく、絶縁膜中に可動電荷や放射性元素が殆ど含ま
れないため信頼性も高い。
しかしながら、上述した半導体装置では次に述べる2つ
の欠点が残されていることが明らかになった。即ち、該
絶i、i膜の膜厚を薄くしてい<出リーク電流が増加す
ること及び高温熱処理によりリーク電流が増加すること
である。前者の欠点のため該絶縁膜の膜厚をより厚くす
ることが考えられるが、それにも限界があり、従って単
位面積当たりのキャパシタンスもある程度以上にできな
い。
又、後者の欠点により該半導体装置をLSI等に搭載し
ようとする場合、該半導体装置形成後は高温熱処理がで
きないため、該LSIの製造工程に制限が生じる。以上
述べたようにどちらの欠点も該半導体装置の適用範囲を
せばめるものである。
本発明は、上述せる絶縁膜のリーク電流増加のない高品
質な絶縁膜形成法を提供するものである。
さらには、本発明方法による絶縁膜を用い単位面積当た
りのキャパシタンスを大巾に改善し、該絶縁膜を半導体
層又は導電体層でサントイブチ状に挟んだ3層積層体を
キャパシタとして含む半導体装置を提供することを可能
とするものである。
本発明者は上記のような欠点を有する3層積層構造のキ
ャパシタを有する半導体装置の現状に鑑みて、通常のス
パッタ法、蒸着法等で形成した絶縁膜のリーク電流を、
該絶縁膜の膜厚を薄くしても、あるいは高温熱処理後に
おいても小さくすべく種々検討した。その結果、該絶縁
膜材料中の不純物をさらに除去すること、中でも特に高
融点金属を除くことが極めて有利であるこきを見出し、
本発明を完成した。
そこで、本発明は、第1半導体層又は導電体層と、その
上に形成された絶縁膜と、該絶縁膜上に設けられた第2
の半導体層又は導電体層の3層積層体を含む半導体装置
において、前記絶縁膜が不純物元素を実質的に含まない
高純度の膜を形成する方法を提供せんとするものである
既に述べた前回出願の絶縁膜は薄くするとリーク電流が
増加し、又高温熱処理によってもリーク電流が増加する
ことが判明している。本発明者の知見によれば、その理
由は該絶縁膜の純度が不十分なことにあることがわかっ
た。特に高融点金属の濃度が高かった。高融点金属のモ
リブデンやタングステンの酸化物は導電性を持つため、
該絶縁膜中に存在するとリーク電流の原因となる。しが
しこれまで絶縁膜中の高融点金属不純物に着目した検討
は全く発表されていない。
本発明の対象となる有用な絶縁膜材料としては誘電率の
高い絶縁材料、例えば酸化タンタル、酸化ニオブ、酸化
チタン、酸化ハフニウム、酸化ジルコニウム、酸化アル
ミニウム等が例示できる。
また、本発明による絶縁体膜は上記のような各種原料の
少なくとも1種の単層(複合層を含む)もしくは複数の
層からなる積層構造を有していてもよい。
本発明の好ましい態様に従うと、絶縁膜はスパッタ法に
より形成する。スパッタ法で絶縁膜を形成する場合、大
きく分けて2つの方法がある。1つはターゲットとし高
純度のターゲットを用い、酸素とアルゴン、もしくは窒
素とアルゴン中で反応性スパッタを行ない直接絶縁膜を
形成する方法と、他は高純度ターゲットを用いスパッタ
リングあるいは高純度蒸着源を用い、一旦金属膜を形成
した後、酸化あるいは窒化により絶縁膜を形成する方法
である。いずれにしても使用するターゲットの純度が最
大の問題である。
本発明によれば、高純度のターゲットを作る方法として
は金属あるいは該金属の化合物を化学的方法によりまず
精製し、該金属の粉末を得る。この工程が前回の出願(
特願昭60−107588 )と異なるところであり、
この操作により電子ビーム溶解では除去されない高融点
の金属が除去される。その後、10−’Torr以上の
高真空条件下で電子ビーム溶解してインゴットを形成す
る。この際該金属の融点よりも低い融点を有する不純物
は蒸発により除去される。この操作を少なくとも1回行
うことにより高純度の金属インゴットが得られるので、
これを圧延、加工してターゲットとする。このターゲッ
トを蒸着源として使用し、後に熱酸化するなどの方法も
当然可能である。
また、化学気相成長法ではハロゲン化物、例えば塩化物
などの他メチル、エチルなどの低級アルキル基を含む有
機金属化合物が原料として使用され、熱分解、光による
分解により、金属膜の形成後酸化するか、あるいは酸素
雰囲気下で分解、酸化させて直接金属酸化物を得ること
ができる。こ′の方法においても高純度の原料を使用す
ることにより本発明の目的とする高純度絶縁膜を得るこ
とが可能となる。
以上の絶縁膜形成操作は、装置内に清浄を保ち、これが
汚染されないように十分に注意する必要がある。
すなわち、本発明に従うと、化学的精製法により絶縁膜
用原料から高融点金属不純物を除去し高純度金属原料を
精製する工程、該高純度金属原料を用いて反応スパッタ
法、熱酸化法、蒸着法または化学的気相成長法により、
該高純度金属の酸化物あるいは窒化物の高純度絶縁膜を
形成する工程とを含むことを特徴とする絶縁膜形成法が
提供される。
さらに本発明の好ましい態様に従うと、上記化学的精製
法により得られる高純度金属インゴットを作る工程にお
いて、少なくとも1回の電子ビーム溶解が行われる。
さらに、本発明の1態様に従うと、上記高純度絶縁膜は
、タンタル、ニオブ、チタン、ハフニウム、ジルコニウ
ム、アルミニウムの酸化物あるいは窒化物である。
さらに本発明に従うと、上記高純度絶縁膜は、酸素と希
ガスあるいは窒素と希ガスとを含む混合ガス中で反応性
スパッタリングにより基板上に形成されるのが好ましい
さらに本発明の1態様に従うと、上記高純度絶縁膜は、
下記の表に示す不純物およびその含有景を上限値として
含有する。
さらに本発明に従い、3層積層構造のキャパシタを有す
る半導体装置のキャパシタ用絶縁膜形成方法であって、
化学的精製法により絶縁膜用原料から高融点金属不純物
を除去し高純度金属インゴットを作る工程、咳高純度金
属インゴットをスパッタターゲットに加工する工程、該
スパッタターゲットを用い酸素と希ガスあるいは窒素と
希ガスとを含む混合ガス中で反応性スパッタリングを行
い該高純度金属の酸化物あるいは窒化物の高純度絶縁膜
を形成する工程とを含むことを特徴とするキャパシタ用
絶縁膜形成方法が提供される。
作用 本発明により、上記のような3層積構造のキャパシタを
有する半導体装置において、通常のスパッタ法、蒸着法
等で形成した該キャパシタ用の絶縁膜のリーク電流を抑
えることが可能である。例えば、該絶縁膜の膜厚を薄く
しても、あるいは高温熱処理後においても該リーク電流
を小さくすることが可能である。これにより、3層積層
体で構成されるキャパシタの単位面積当りのキャパシタ
ンスが非常に大きな半導体装置の特性改善を実現するも
のである。
実施例 以下、実施例により本発明を更に具体的に説明すると共
に、その効果を実証するが、本発明の範囲はこれら実施
例により何隻制限されない。
上記前回出w4(特願昭60−107588 ”)の発
明よりなるタンクルターゲットをアルゴンと酸素とを含
む雰囲気中でスパッタして酸化タンタルをシリコン基板
上に形成し、その上にアルミニウム層を形成した3層積
層体からなるキャパシタのリーク電流特性は第2図の曲
線(a)に示すようなものであった。このときの酸化ク
ンクル膜の膜厚は640人であった。この酸化タンタル
膜を500℃酸素中で1時間熱処理したものを用いたキ
ャパシタのリーク電流特性は第2図の曲線ら)に示すよ
うになった。
又、140人の膜厚の酸化タンタル膜を用いたキャパシ
タのリーク電流特性は第2図の曲線(C)に示すように
なった。このとき使用したタンクルターゲット中の主な
不純物の濃度は以下の第1表の「前回のターゲット」の
欄に示すようなものであった。
上記第1表の結果はタンタルに関する分析結果であるが
、不純物元素の許容存在率の上限については該第1表の
「本発明のターゲット」の欄に示す数値に相当し、これ
についてはタンタル以外のニオブ、チタン、ハフニウム
、ジルコニウム、アルミニウムについても同様である。
勿論、ターゲット元素と不純物とが一致する(例えばニ
オブ、ジルコニウム)場合には前記不純物としての要件
を満たす必要はない。
本発明の方法において、上記不純物の上限は臨界的であ
り、目的とする性能の絶縁膜、ひいては所定物質の半導
体装置を得るためには必須の要件である。
第1図に本発明の方法により製作した3層積層体の断面
図を示す。この3層積層体は次の方法により形成される
。シリコン基板1上に高純度タンタルをターゲットとし
、アルゴンと酸素との混合ガス雰囲気中で反応性スパッ
タし、酸化タンタル膜2を形成する。このときの真空度
は4 xlo−’ Torr 。
アルゴンと酸素の流量比は7:3であり、酸化タンタル
膜の堆積速度は80人/minであった。次に、酸化タ
ンタル膜2上にアルミニウムを蒸着により形成し、ホト
リソグラフィによりバターニングして上部電極3を形成
する。こうしてできた半導体装置は、半導体層であるシ
リコン基板1と導電体層であるアルミニウム上部電極3
とに、高純度な絶縁膜である酸化タンタル膜2が挟まれ
ている3層積屠体を含む半導体装置を構成している。
このとき使用したタンクルターゲットは以下の手順で製
造した。まず、酸化タンタル粉末を弗酸に溶解し、これ
に弗化カリウムを加えて弗化タンタルカリウムを沈殿さ
せた。これを濾過、乾燥させた後、公知のナトリウム還
元法により不純物を除去して高純度のタンタル粉末とし
た。上記操作で用いる薬品等は極めて純度の高いもので
ある必要があることは言うまでもない。このタンタル粉
末を焼結した後、この焼結体を10−’Torrの真空
中で電子ビーム溶解して、インゴットを形成した。
このときタンタルの融点より低い融点を持つ不純物は蒸
発してしまい、さらに減少する。特に化学的精製法とし
て上記の方法を用いた場合は前記タンタル粉末中にナト
リウム及びカリウムが数百ppm残留するので本工程が
必須である。電子ビーム溶解は1回でも効果があるが、
繰返すごとに純度は向上するので、本実施例では3回行
なった。その後、該インゴットを圧延し、加工してター
ゲットを形成した。該ターゲット中の主な不純物の濃度
は前記第1表の「本発明のターゲット」の欄に示す通り
であった。即ち、ナトリウム、カリウム等のアルカリ金
属およびクロム、鉄、ニッケル等の重合金は0. O5
ppm以下であり、前回のターゲットに比べて半分以下
に減少している。特にモリブデン、ニオブ、タングステ
ン、ジルコニウム等の高融点金属は0.3ppm以下で
あり、前回のターゲットより1桁以上減少している。ウ
ラン等の放射性元素は0.0005ppm以下で前回タ
ーゲットと変わらずまったく問題のない値である。酸化
タンタル膜2の不純物濃度も概ね同様であった。これは
スパッタ装置内を清浄に保ち、シリコン基板1を汚染の
ないように極めて慎重に扱うことで達成できた。
上記の実施例では、アルゴンと酸素との混合ガス雰囲気
中での反応性スパッタにより酸化タンタル膜2を形成し
たが、他の形成方法として、高純度タンクルターゲット
あるいは高純度タンタル蒸着源を用いて、初めにタンタ
ル金属膜を形成して、その後酸素雰囲気中で熱処理して
酸化タンタル膜2を形成しても良い。そうした場合酸化
速度は雰囲気温度400℃、450℃、500℃におい
て、100人の酸化膜得るのにそれぞれ15分、5分、
1分であった。
本実施例より形成された該3層積層体よりなるキャパシ
タの酸化タンタル膜厚が115人のもののリーク電流特
性は第2図の曲線(a)と同じであった。
さらに、該酸化タンタル膜を500℃酸素中あるいはア
ルゴン中で1時間熱処理した酸化タンタル膜を絶縁膜と
する該キャパシタのリーク電流特性は第2図の曲線(6
)のようであった。このグラフより本発明のキャパシタ
は酸化タンタル膜の膜厚が薄くなっても、また、高温熱
処理を加えてもリーク電流は増加しないことが判明する
これらのリーク電流減少の原因は明らかではないが、導
電性を持つ不純物濃度の減少により、絶縁膜の膜厚が薄
くなってもリーク電流の流れ得る通路が極めて少なくな
ること、および熱処理でトラップを作るものが少なくな
ることによると考えられる。
上記実施例では、下部電極としてはシリコン基板、上部
電極としてはアルミニウムを用いて説明したが、下部電
極、上部電極共別の半導体、金属あるいは他の導電性材
料であっても同様の結果を与えることを確認した。また
、中間の絶縁膜として酸化タンタルを用いて説明したが
、要は高純度の高誘電率を有した絶縁膜であればよく、
酸化タンタルの他に酸化ニオブ、酸化チタン、酸化ハフ
ニウム、酸化ジルコニウム、酸化アルミニウム等でも本
発明は可能であり、もちろん、これらの膜のうちのいく
つかによる多層膜あるいは複合膜であっても同様の効果
が得られる。また上記実施例では酸化物について説明し
たが、窒化物であっても同様の効果が期待できる。又、
該絶縁膜の形成法として反応性スパッタ法を用いて説明
したが、該絶縁膜の純度が高純度に保たれる形成法であ
れば熱酸化法、化学気相成長法、蒸着法のいかなる方法
であろうとも本発明の概念に含まれ、同様に優れた結果
を与える。
さらに上記実施例では、本発明の概念を単純なキャパシ
タの作り方を説明したが、絶縁膜が半導体層又は導電体
層に挟まれた3層積層体を含む半導体装置であれば、い
かなる装置でも本発明の概念を損なうことなく本発明に
より形成できることは明らかであり、もちろん溝型MO
Sキャパシタにも適用できる。さらにMO3型FETの
ゲート部分であってもよいことは言うまでもない。
発明の詳細 な説明したように本発明によれば、絶縁膜のリーク電流
が小さくでき、しかも絶縁膜の膜厚が薄くても、又、高
温処理を加えてもリーク電流が増加しないので、単位面
積当たりのキャパシタンスが非常に大きく、かつ絶縁性
に優れた半導体層又は導電体層−絶縁膜一半導体層又は
導電体層の3層積層体が得られる。さらには、絶縁膜中
にアルカリ金属が少ないため、いいかえれば可動電荷が
少ないため、この3層積層体を用い半導体装置とした場
合は電気特性の経時変化が少ない。また、該絶縁膜中に
は放射性元素が殆ど含まれないため、いわゆるソフトエ
ラーを起こさない半導体装置が提供できる。よって、本
発明によれば半導体装置の一層の特性向上がはかれる。
【図面の簡単な説明】
第1図はキャパシタを構成する3層積層体の断面図であ
り、 第2図は本発明及び従来例において形成された、第1図
に示す如きキャパシタのリーク電流特性図である。 (主な参照番号) 1・・シリコン基板、 2・・酸化タンタル膜、 3・・アルミニウム上部電極

Claims (6)

    【特許請求の範囲】
  1. (1)絶縁膜形成法において、化学的精製法により絶縁
    膜用原料から高融点金属不純物を除去し高純度金属原料
    を精製する工程、該高純度金属原料を用いて反応スパッ
    タ法、熱酸化法、蒸着法または化学的気相成長法により
    、該高純度金属の酸化物あるいは窒化物の高純度絶縁膜
    を形成する工程とを含むことを特徴とする絶縁膜形成法
  2. (2)上記化学的精製法により得られる高純度金属原料
    を作る工程において、少なくとも1回の電子ビーム溶解
    が行われることを特徴とする特許請求の範囲第1項記載
    の絶縁膜形成法。
  3. (3)上記高純度絶縁膜は、タンタル、ニオブ、チタン
    、ハフニウム、ジルコニウム、アルミニウムの酸化物あ
    るいは窒化物であることを特徴とする特許請求の範囲第
    1項又は第2項に記載の絶縁膜形成法。
  4. (4)上記高純度絶縁膜は、酸素と希ガスあるいは窒素
    と希ガスとを含む混合ガス中で反応性スパッタ法により
    基板上に形成されることを特徴とする特許請求の範囲第
    1項乃至第3項のいずれか1項に記載の絶縁膜形成法。
  5. (5)上記高純度絶縁膜は、下記の表に示す不純物およ
    びその含有量を上限値として含有することを特徴とする
    特許請求の範囲第1項乃至第4項のいずれか1項に記載
    の絶縁膜形成法。
  6. (6)3層積層構造のキャパシタを有する半導体装置の
    キャパシタ用絶縁膜形成方法において、化学的精製法に
    より絶縁膜用原料から高融点金属不純物を除去し高純度
    金属インゴットを作る工程、該高純度金属インゴットを
    スパッタターゲットに加工する工程、該スパッタターゲ
    ットを用い酸素と希ガスあるいは窒素と希ガスとを含む
    混合ガス中で反応性スパッタリングを行い該高純度金属
    の酸化物あるいは窒化物の高純度絶縁膜を形成する工程
    とを含むことを特徴とするキャパシタ用絶縁膜形成方法
JP8574686A 1986-04-14 1986-04-14 絶縁膜形成法 Pending JPS62259448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8574686A JPS62259448A (ja) 1986-04-14 1986-04-14 絶縁膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8574686A JPS62259448A (ja) 1986-04-14 1986-04-14 絶縁膜形成法

Publications (1)

Publication Number Publication Date
JPS62259448A true JPS62259448A (ja) 1987-11-11

Family

ID=13867412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8574686A Pending JPS62259448A (ja) 1986-04-14 1986-04-14 絶縁膜形成法

Country Status (1)

Country Link
JP (1) JPS62259448A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017491A (ja) * 2001-06-28 2003-01-17 Toshiba Corp スパッタターゲット、ゲート絶縁膜および電子部品
US6863750B2 (en) 2000-05-22 2005-03-08 Cabot Corporation High purity niobium and products containing the same, and methods of making the same
US6955938B2 (en) 1998-05-27 2005-10-18 Honeywell International Inc. Tantalum sputtering target and method of manufacture
JP2009235564A (ja) * 2008-03-03 2009-10-15 Toho Titanium Co Ltd 酸化タンタル蒸着材、その製造方法、および酸化タンタル蒸着膜の製造方法
JP2011520243A (ja) * 2008-03-27 2011-07-14 アプライド マテリアルズ インコーポレイテッド 高誘電率膜を製造するための方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158432A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Semiconductor device
JPS56165345A (en) * 1980-05-23 1981-12-18 Mitsubishi Electric Corp Semiconductor device
JPS6142815A (ja) * 1984-08-06 1986-03-01 住友電気工業株式会社 誘電体膜の製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158432A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Semiconductor device
JPS56165345A (en) * 1980-05-23 1981-12-18 Mitsubishi Electric Corp Semiconductor device
JPS6142815A (ja) * 1984-08-06 1986-03-01 住友電気工業株式会社 誘電体膜の製造法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955938B2 (en) 1998-05-27 2005-10-18 Honeywell International Inc. Tantalum sputtering target and method of manufacture
US6958257B2 (en) 1998-05-27 2005-10-25 Honeywell International Inc. Tantalum sputtering target and method of manufacture
US7102229B2 (en) 1998-05-27 2006-09-05 Honeywell International Inc. Capacitor containing high purity tantalum
US6863750B2 (en) 2000-05-22 2005-03-08 Cabot Corporation High purity niobium and products containing the same, and methods of making the same
JP2003017491A (ja) * 2001-06-28 2003-01-17 Toshiba Corp スパッタターゲット、ゲート絶縁膜および電子部品
JP2009235564A (ja) * 2008-03-03 2009-10-15 Toho Titanium Co Ltd 酸化タンタル蒸着材、その製造方法、および酸化タンタル蒸着膜の製造方法
JP2011520243A (ja) * 2008-03-27 2011-07-14 アプライド マテリアルズ インコーポレイテッド 高誘電率膜を製造するための方法

Similar Documents

Publication Publication Date Title
KR940008370B1 (ko) 반도체 장치
JP4959561B2 (ja) 高kゲート誘電体および金属ゲート電極を有する半導体デバイス
KR100623584B1 (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
JP2002534818A (ja) 半導体構造素子およびその製造方法
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
JPS6066425A (ja) Lsi電極用の高純度モリブデンタ−ゲツトならびに高純度モリブデンシリサイドタ−ゲツトおよびその製造方法
JP3031474B2 (ja) 高純度タンタル材,タンタルターゲット,薄膜および半導体装置の製造方法
JPS62259448A (ja) 絶縁膜形成法
EP0725429A2 (en) Method of forming a metalfluoride film of an electronic device
JPH04177765A (ja) 半導体装置
JPH04358030A (ja) 半導体素子形成用高純度スパッタターゲットの製造方法
JPS5810852A (ja) 半導体装置
JPS61265860A (ja) 半導体装置およびその製造方法
KR20040057893A (ko) 반도체장치 및 그 제조방법
JP3228660B2 (ja) 半導体素子形成用高純度金属材の製造方法
JP2003258243A (ja) 半導体装置およびその製造方法
JPH05286795A (ja) シリコン半導体基板
JPS59215764A (ja) 半導体装置用キヤパシタの製造方法
JPH09289212A (ja) 半導体装置の積層配線およびその製造方法
JP3254715B2 (ja) 半導体装置の製造方法
JPH04167554A (ja) 薄膜コンデンサおよびその製造方法
JPH07263573A (ja) 半導体装置及びその製造方法
JPH0748448B2 (ja) 薄膜キャパシタとその製造方法
JPS60173867A (ja) 半導体表面に絶縁層を形成する方法
JPS58154258A (ja) 半導体装置の製造方法