JPS58154258A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58154258A JPS58154258A JP57037621A JP3762182A JPS58154258A JP S58154258 A JPS58154258 A JP S58154258A JP 57037621 A JP57037621 A JP 57037621A JP 3762182 A JP3762182 A JP 3762182A JP S58154258 A JPS58154258 A JP S58154258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum
- tantalum oxide
- insulating film
- ta2o5
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）＠明の技術分野
本発明は半導体Ｉｋｔ、 籍にシリコン層上にコンデン
サの＃４体とする酸化タンタルａｔ形成するａｄｆＪｌ
装置等の製造方法に関す０ （ｂ） 技術の背景 千尋休業積回路にコンデンサ菓子を設ける代表的な例と
してＭＯＢダイナ建ツクックフンダムアクセスメモリ下
ＭＯ８ＲＡＭという）がある。
サの＃４体とする酸化タンタルａｔ形成するａｄｆＪｌ
装置等の製造方法に関す０ （ｂ） 技術の背景 千尋休業積回路にコンデンサ菓子を設ける代表的な例と
してＭＯＢダイナ建ツクックフンダムアクセスメモリ下
ＭＯ８ＲＡＭという）がある。
ＭＯ８ＲＡＭ＋２）続出し信号を少しでも大きくし、ま
たーｆ１１ｍ圧による一動作を防止するためにも、ＭＯ
８ＲＡＭＯ咳コンデン？ Ｋ ｕ、できる眠り太きい静
電容量をもたせることが必要である。
たーｆ１１ｍ圧による一動作を防止するためにも、ＭＯ
８ＲＡＭＯ咳コンデン？ Ｋ ｕ、できる眠り太きい静
電容量をもたせることが必要である。
このコンデンサの容量を大きくするために、３１１０
ＳＲＡＭの平面配置に工夫を加え、史には多層化によっ
てコンデンサ面積１に破大とする方法が提案され、また
他の方法としては、従来のＭＯ８ＩＩ造のコンデンｔｏ
＃電体を構成している比ａｍ率−畠が３．８４［と小さ
い二鋲化シリコン（Ｓｉｎ、） ［代えて、これよりも
比誘１に率の大きい酸化シリコ７ （Ｓｉｍ Ｎ４’）
（す＝５〜７）あるいは酸化タンタル（Ｔａｎ Ｏｓ
） （ａｓ ＝２０〜２８）等ｔａｃｔ体とすることに
よりて、谷童密ＦｊＬを増加させることが提案されてい
る。
ＳＲＡＭの平面配置に工夫を加え、史には多層化によっ
てコンデンサ面積１に破大とする方法が提案され、また
他の方法としては、従来のＭＯ８ＩＩ造のコンデンｔｏ
＃電体を構成している比ａｍ率−畠が３．８４［と小さ
い二鋲化シリコン（Ｓｉｎ、） ［代えて、これよりも
比誘１に率の大きい酸化シリコ７ （Ｓｉｍ Ｎ４’）
（す＝５〜７）あるいは酸化タンタル（Ｔａｎ Ｏｓ
） （ａｓ ＝２０〜２８）等ｔａｃｔ体とすることに
よりて、谷童密ＦｊＬを増加させることが提案されてい
る。
（Ｃ） 従来技術と問題点
り／タル（Ｔａ）はチタン（Ｔｉｅ、アルきニウム（Ａ
ｔ）等とともに皮膜形成性金属として知られている０こ
ＩＬらの金属中Ｔａは、その雀属単捧で、もれた厚さに
その酸化物を形成することができる〇形成された酸化物
（Ｔａｇ Ｏｓ）はＡ４酸化吻等と比奴して化学的、物
理的に安定性が優れてお如、高電界強度に耐え、漏れＩ
Ｉ！流が少く、比誘鴫率が大きいなどの％徴を有する丸
めに、単体（ｉｌｌ別）のコンデンサ素子として広く活
用されている０しかしなから、半導体桑株回路にＴａｇ
ａｌ ｔ−酵１体とするコンデンナｔ４人する丸めに
、例えばシリコン（Ｓｉ）基板上にＴａ濃を設け、この
ＴａＪｉ１１Ｉｔ熱酸化法もしくは陽惚戚化法によって
酸化してＴ ａｌ ｏｓｄとした場合には、タンタル単
体面上にＴ幻０．膜を形成した場合に比較して漏れ１Ｌ
流が薔だ大きく、ＭＯＳ ＨＡ ８等のメモリー用のコ
ンデンサとして重要な電荷の保持特性が着しく低い０こ
のため半導体基板上にＴ ａ ｍ を配設し、該Ｔａ膜
ｔ−誠化してＴ １ｍ Ｏｓ 、−を形成し、咳Ｔａ鵞
Ｏ―膜を−（ｄ） 発明の目的 不発明はシリコン基板もしくは基板上に設けられた多結
晶シリコン層等のシリコン層上に、コンデンサの一鴫体
として漏れ１ｌｌＥｆＩ１．が少く、半導体装置の工業
的生産に好まし、い酸化タンタル膜を形成する製造方法
を提供することを目的とするＯ（＠） ９ｉ３＃４の
構成 本＠明の前記目的は、半導体基板上にメンタル膜″を設
け、該メンタル膜を酸化させて酸化タンタル膜を形成す
る工Ｓをきむ半導体装置の＃！遣方法において、′鎖酸
化タンタル膜中に塩＊を導入することにより達成される
。
ｔ）等とともに皮膜形成性金属として知られている０こ
ＩＬらの金属中Ｔａは、その雀属単捧で、もれた厚さに
その酸化物を形成することができる〇形成された酸化物
（Ｔａｇ Ｏｓ）はＡ４酸化吻等と比奴して化学的、物
理的に安定性が優れてお如、高電界強度に耐え、漏れＩ
Ｉ！流が少く、比誘鴫率が大きいなどの％徴を有する丸
めに、単体（ｉｌｌ別）のコンデンサ素子として広く活
用されている０しかしなから、半導体桑株回路にＴａｇ
ａｌ ｔ−酵１体とするコンデンナｔ４人する丸めに
、例えばシリコン（Ｓｉ）基板上にＴａ濃を設け、この
ＴａＪｉ１１Ｉｔ熱酸化法もしくは陽惚戚化法によって
酸化してＴ ａｌ ｏｓｄとした場合には、タンタル単
体面上にＴ幻０．膜を形成した場合に比較して漏れ１Ｌ
流が薔だ大きく、ＭＯＳ ＨＡ ８等のメモリー用のコ
ンデンサとして重要な電荷の保持特性が着しく低い０こ
のため半導体基板上にＴ ａ ｍ を配設し、該Ｔａ膜
ｔ−誠化してＴ １ｍ Ｏｓ 、−を形成し、咳Ｔａ鵞
Ｏ―膜を−（ｄ） 発明の目的 不発明はシリコン基板もしくは基板上に設けられた多結
晶シリコン層等のシリコン層上に、コンデンサの一鴫体
として漏れ１ｌｌＥｆＩ１．が少く、半導体装置の工業
的生産に好まし、い酸化タンタル膜を形成する製造方法
を提供することを目的とするＯ（＠） ９ｉ３＃４の
構成 本＠明の前記目的は、半導体基板上にメンタル膜″を設
け、該メンタル膜を酸化させて酸化タンタル膜を形成す
る工Ｓをきむ半導体装置の＃！遣方法において、′鎖酸
化タンタル膜中に塩＊を導入することにより達成される
。
前記の酸化タンタル膜中への塩素の尋人は、該メンタル
膜を塩素を含む酸化性雰囲気中において酸化するか、も
しくは該酸化タンタルｇを塩素を含む雰囲気中において
熱処理することによって実施される。
膜を塩素を含む酸化性雰囲気中において酸化するか、も
しくは該酸化タンタルｇを塩素を含む雰囲気中において
熱処理することによって実施される。
（ｆ） 発明の実施例
以）不発明を実施例により図面を参照して具体的に説明
する。
する。
′：１．゛、：・
第１図乃至第３図は、ＭＯ８ＲＡＭのメモリーセルのコ
ンデンサ素子の形成に就いての本発明の実施例を示す断
面図である。
ンデンサ素子の形成に就いての本発明の実施例を示す断
面図である。
第１図に示される工棚にあっては、周知の選択酸化法等
を適用してＰ瑠シリコン基板１上に二酸化シリコン（Ｓ
ｔＯ，） よりなるフィールドｓａｇ２、ゲート絶縁
１１１ｓｔ設け、次いでゲート絶縁膜３上に多結１シリ
コンよりなるゲート電ｍ４ｔ−形成し、貞に前記ゲート
電極４並びにフィールド絶縁編２ｔマスクとして、ドナ
ー不純物を導入してソース又はドレインとなる♂臘領域
５及び６を形成した後、咳基体面上に８１０重よりなる
絶縁１１７を設け、ｎ＋１１領域６面上の腋杷嫌威７を
選択的に除去して、多結晶シリコン膜８を形成して−る
０この多結晶シリコン膜８は目的とするメモリーセルの
コンデンサの一方の゛（ｌｉとなるものであ〕、ソース
及びドレイン領域と同じ＜ｎｍにドーグさてＴａａ１０
１形成し丸状ｍｔ−示す◎九にし、本実ｍ例においては
、多結１シリコン威８とＴａａｌＯとの関に、Ｆｍ化夕
／タル（Ｔａｍｅｓ） ｊ＃１９ｔ−介在さぜることに
よってで１と８１との閣の化学反応を阻止して Ｔ幻０
ｉｊｌｌ１９を介在させない場合よりも更に本発明の効
果を高めている０すなわち、前記多結晶シリコンー８上
にまずＴａｍｅｓ膜９を厚さ例えば１０（ｎ風〕一度に
形成する０このＴａ１Ｏ，膜９の形成は電子ビーム真空
蒸着法でも可能であるがスパッタリング法によシ更に良
ｈａ米が得られる。
を適用してＰ瑠シリコン基板１上に二酸化シリコン（Ｓ
ｔＯ，） よりなるフィールドｓａｇ２、ゲート絶縁
１１１ｓｔ設け、次いでゲート絶縁膜３上に多結１シリ
コンよりなるゲート電ｍ４ｔ−形成し、貞に前記ゲート
電極４並びにフィールド絶縁編２ｔマスクとして、ドナ
ー不純物を導入してソース又はドレインとなる♂臘領域
５及び６を形成した後、咳基体面上に８１０重よりなる
絶縁１１７を設け、ｎ＋１１領域６面上の腋杷嫌威７を
選択的に除去して、多結晶シリコン膜８を形成して−る
０この多結晶シリコン膜８は目的とするメモリーセルの
コンデンサの一方の゛（ｌｉとなるものであ〕、ソース
及びドレイン領域と同じ＜ｎｍにドーグさてＴａａ１０
１形成し丸状ｍｔ−示す◎九にし、本実ｍ例においては
、多結１シリコン威８とＴａａｌＯとの関に、Ｆｍ化夕
／タル（Ｔａｍｅｓ） ｊ＃１９ｔ−介在さぜることに
よってで１と８１との閣の化学反応を阻止して Ｔ幻０
ｉｊｌｌ１９を介在させない場合よりも更に本発明の効
果を高めている０すなわち、前記多結晶シリコンー８上
にまずＴａｍｅｓ膜９を厚さ例えば１０（ｎ風〕一度に
形成する０このＴａ１Ｏ，膜９の形成は電子ビーム真空
蒸着法でも可能であるがスパッタリング法によシ更に良
ｈａ米が得られる。
続いてこのＴａｍＯｗｆｉＱ上にＴａｄｌＯｔ厚さ例え
ば５０（ｎｌｌ）ｉｉ［に形成する。 コｏ犀すはｌ
Ｑ［ｎｍ］楊度以上の値を任意に選択することができる
。このＴａａｌＯの形成も電子ビーム真空ｒＡ層法でも
可能であるがスパッタリング法が好ましいＯＴａｍｌＯ
の形成後、真空中にｄ−て温度８００（Ｃ） 根度の熱
処理ｔｍすならばＴａｍ１Ｏの結晶性の向上、或ｉは結
晶粒の増大によｐｌよシ高品質な膜が得られる事が期特
出米、これより形成されるＴａｍｅ＠の膜質に大きく影
醤する。
ば５０（ｎｌｌ）ｉｉ［に形成する。 コｏ犀すはｌ
Ｑ［ｎｍ］楊度以上の値を任意に選択することができる
。このＴａａｌＯの形成も電子ビーム真空ｒＡ層法でも
可能であるがスパッタリング法が好ましいＯＴａｍｌＯ
の形成後、真空中にｄ−て温度８００（Ｃ） 根度の熱
処理ｔｍすならばＴａｍ１Ｏの結晶性の向上、或ｉは結
晶粒の増大によｐｌよシ高品質な膜が得られる事が期特
出米、これより形成されるＴａｍｅ＠の膜質に大きく影
醤する。
Ｔａ１ｌｌ［１０の形成後、或いは前配熱も場慣に１１
３１１１０１ｍ化して、Ｔ ａ 、０１膜９會含めたＴ
ｉ１Ｏｓｄ１１を形成する。＃！３図はこのＴ ＆ｔＯ
ｍｍ １１上にコンデンサ素子の他方の電＊ｔｎｔ成す
る多結１シリコンｊｌｌ１２ｔ−設け、メモリーセル毎
に分割してコンデン？素子を形成した状１１１を示す。
３１１１０１ｍ化して、Ｔ ａ 、０１膜９會含めたＴ
ｉ１Ｏｓｄ１１を形成する。＃！３図はこのＴ ＆ｔＯ
ｍｍ １１上にコンデンサ素子の他方の電＊ｔｎｔ成す
る多結１シリコンｊｌｌ１２ｔ−設け、メモリーセル毎
に分割してコンデン？素子を形成した状１１１を示す。
本実施例においてｋ Ｔａ属１００戚化は次に述べる方
法によって実施した。すなわち０（Ｃ）のトリクロロエ
チレン（ＣｍＨＣＬｍ）液面上に窒素（Ｎ、）ｔ ３０
（７／＝ ）流し、これｔ＊＊ （Ｏｔ） １００←
’４３を含むＮ、ガス３ （ｔ／−１ｍ ）によってｆ
ｆ１ｌｔ５５ｏ〔℃〕＠度の酸化処虐室に導入し、この
雰囲気中に２００分４度置くことによって、塩ＩＡＣＣ
１）を含むＴａ１Ｏ書属［１１ｔ−形成した◎ 前記混合気体内では、Ｃ寓ＨＣＡａとｏｌ との闇の
化学反応 ４ Ｃｍ ＨＣＬｍ ＋ ９０ｃ？２Ｈｔ Ｏ＋ ６Ｃ
Ｌ宜＋ ８ＣＯｔ （１）２Ｈ冨０ ＋２Ｃ４＃４ＨＣ
ｔ ＋ Ｏｓ （２）によって
、Ｃｔｌ及びＨＣＬが生成される。かかる塩素（Ｃｔ）
が、Ｔａｍ０ｓｌｌｌｌ中に取り込まれる０ＴａｄｌＯ
の鹸化に適し九５５Ｇ（Ｃ）程度の温度に４．１１ オイテハ、ｍｃｔｏモル＊ｒｘはｃｔ４ｏｔ＊ｔｔｌｉ
ｚｓ縦となる。また、このＨｃｔのモル磯度は、ｃｔに
ｔ＄の流量の通訳、すなわち、液相Ｃ■ＭＯｔ８のｆｉ
ｌｌに対応する謔気圧の適訳によりて最適化される〇第
４図に前記実施例に健って塩素倉導人したＴａ１Ｏ書属
と従来の如く埴Ａｔ−導入しないＴｊＬｍＯａＪＩＩｍ
との漏れ電流値の比較を示す０但し、図中曲繍Ａ及びＢ
は前記実ｊ例の酸化法にょ９塩木が導入され九試料であ
り、曲−〇及びＤは従来技術にょシトライＯｍ ３ （
ｔ／” ） を導入した温［５５０（Ｃ）楊変の雰囲気
中に２００分楊直置くことによって酸化し九賦科である
。更に曲−人及びＣはシリコン面上に厚さ約１０（ｎａ
）のＴａｇ（％朧を介して厚さ約５０（ｎｍ）のＴａｊ
ｉｔ−形成した試料、曲線Ｂ及びＤはＴａｍ０＊Ｊｉ［
を介せず直接に厚さ約５０［ｎａ］のＴａ膜を形成した
試料の例を示す〇 なお、＃Ｉ４図の横軸は１界強藏の平方根Ｅ ｌ／２（
単位１０”Ｖの（！ −ｖ″）を、縦軸は漏れ電ａ密ｆ
（単位Ａ／７）を示す。
法によって実施した。すなわち０（Ｃ）のトリクロロエ
チレン（ＣｍＨＣＬｍ）液面上に窒素（Ｎ、）ｔ ３０
（７／＝ ）流し、これｔ＊＊ （Ｏｔ） １００←
’４３を含むＮ、ガス３ （ｔ／−１ｍ ）によってｆ
ｆ１ｌｔ５５ｏ〔℃〕＠度の酸化処虐室に導入し、この
雰囲気中に２００分４度置くことによって、塩ＩＡＣＣ
１）を含むＴａ１Ｏ書属［１１ｔ−形成した◎ 前記混合気体内では、Ｃ寓ＨＣＡａとｏｌ との闇の
化学反応 ４ Ｃｍ ＨＣＬｍ ＋ ９０ｃ？２Ｈｔ Ｏ＋ ６Ｃ
Ｌ宜＋ ８ＣＯｔ （１）２Ｈ冨０ ＋２Ｃ４＃４ＨＣ
ｔ ＋ Ｏｓ （２）によって
、Ｃｔｌ及びＨＣＬが生成される。かかる塩素（Ｃｔ）
が、Ｔａｍ０ｓｌｌｌｌ中に取り込まれる０ＴａｄｌＯ
の鹸化に適し九５５Ｇ（Ｃ）程度の温度に４．１１ オイテハ、ｍｃｔｏモル＊ｒｘはｃｔ４ｏｔ＊ｔｔｌｉ
ｚｓ縦となる。また、このＨｃｔのモル磯度は、ｃｔに
ｔ＄の流量の通訳、すなわち、液相Ｃ■ＭＯｔ８のｆｉ
ｌｌに対応する謔気圧の適訳によりて最適化される〇第
４図に前記実施例に健って塩素倉導人したＴａ１Ｏ書属
と従来の如く埴Ａｔ−導入しないＴｊＬｍＯａＪＩＩｍ
との漏れ電流値の比較を示す０但し、図中曲繍Ａ及びＢ
は前記実ｊ例の酸化法にょ９塩木が導入され九試料であ
り、曲−〇及びＤは従来技術にょシトライＯｍ ３ （
ｔ／” ） を導入した温［５５０（Ｃ）楊変の雰囲気
中に２００分楊直置くことによって酸化し九賦科である
。更に曲−人及びＣはシリコン面上に厚さ約１０（ｎａ
）のＴａｇ（％朧を介して厚さ約５０（ｎｍ）のＴａｊ
ｉｔ−形成した試料、曲線Ｂ及びＤはＴａｍ０＊Ｊｉ［
を介せず直接に厚さ約５０［ｎａ］のＴａ膜を形成した
試料の例を示す〇 なお、＃Ｉ４図の横軸は１界強藏の平方根Ｅ ｌ／２（
単位１０”Ｖの（！ −ｖ″）を、縦軸は漏れ電ａ密ｆ
（単位Ａ／７）を示す。
第４図によｐｌ 前配本発明にかがる鹸化法によ１も
って形成されたＴ ａｔ Ｏｓｄ Ｏ禰れ電流は、従来
技術によって形成されたＴａｌＱｇ膜の漏れ４Ｉｔに比
較して、予めＴ幻０１ＪＩＥを介在させない場合におい
て１／１００根度、Ｔ＆雪ｏ１職を介在させた一合にお
いては１／ ’ ｓＪ Ｏ０１１ｆＫ大幅に減少してい
る０ＴａＪｉｌをｓＴＪ紀酸化法によってＴａ１Ｏ，膜
とすることによって漏れ電流が以上述べた如く大幅に減
少する塩山については、２． ３（Ｄ仮説が考えられる
が、同様の効果は従来技術によってＴａａｔ”ＴａｍＯ
ｓ −膜とした儀に前記熱酸化の際の雰囲気と同様な
雰囲気中に２いて熱感ｍｔ−行うことによっても得られ
る。すなわち、従来技術によってシリコン面上に形成さ
れたＴａｍ０＊Ｊｉ［Ｏ漏れ′電流に比較して、これに
温度約５５０（Ｃ）で塩素會含む雰囲気中で約６０分ア
ニールし丸ものは１７１０Ｇから１７１０００＠直の大
−な減少を得る事が出来た。
技術によって形成されたＴａｌＱｇ膜の漏れ４Ｉｔに比
較して、予めＴ幻０１ＪＩＥを介在させない場合におい
て１／１００根度、Ｔ＆雪ｏ１職を介在させた一合にお
いては１／ ’ ｓＪ Ｏ０１１ｆＫ大幅に減少してい
る０ＴａＪｉｌをｓＴＪ紀酸化法によってＴａ１Ｏ，膜
とすることによって漏れ電流が以上述べた如く大幅に減
少する塩山については、２． ３（Ｄ仮説が考えられる
が、同様の効果は従来技術によってＴａａｔ”ＴａｍＯ
ｓ −膜とした儀に前記熱酸化の際の雰囲気と同様な
雰囲気中に２いて熱感ｍｔ−行うことによっても得られ
る。すなわち、従来技術によってシリコン面上に形成さ
れたＴａｍ０＊Ｊｉ［Ｏ漏れ′電流に比較して、これに
温度約５５０（Ｃ）で塩素會含む雰囲気中で約６０分ア
ニールし丸ものは１７１０Ｇから１７１０００＠直の大
−な減少を得る事が出来た。
−発明の効果
以上のような本藷明によれば、半導体基板上に直飯に、
もしくはＴａｍ０＠漢を介してＴａ属を設け、ｄＴａ纏
【鹸化させてＴａ、へ属を形成する１楊を冨む半導体装
置の製造方法において、該酸化石理工機において、もし
くは該酸化処場依の熱惑場工楊として、ｍＴＡｔＯ＊ｊ
ｌ［中に塩素を４人することによって該Ｔ ａ！Ｏｗｇ
Ｏｌｉすれ電流會大幅に減少せしめることができる。
もしくはＴａｍ０＠漢を介してＴａ属を設け、ｄＴａ纏
【鹸化させてＴａ、へ属を形成する１楊を冨む半導体装
置の製造方法において、該酸化石理工機において、もし
くは該酸化処場依の熱惑場工楊として、ｍＴＡｔＯ＊ｊ
ｌ［中に塩素を４人することによって該Ｔ ａ！Ｏｗｇ
Ｏｌｉすれ電流會大幅に減少せしめることができる。
従って、ＭＯ８ＲＡＭのメモリーセルのコンデンサ等に
適した容ｔＷ度が大きく、かつｔｉｈれ電流が僅少な＃
１体を実現することができる〇
適した容ｔＷ度が大きく、かつｔｉｈれ電流が僅少な＃
１体を実現することができる〇
！１図乃至第３図は本発明の実施例を示す１ｒｒｄｉｉ
図、第４図は本発明の央Ｍ１例及び比較試料の漏れ電流
を示す図表である口 図において、１はｐ型シリコン基板、２はフィールド絶
縁膜、３はゲートｅｗｓ膜、４はゲート１極、５及び６
はｎ型領域、７は絶縁膜、８は多結晶シリコン碩、９は
ＴＪＬ、０．膜、１０はＴａｌ１ｌ、 ｕはＴａｔＯ，
ｌＡｘ １２は多結晶シリコン１ｓを示す。 晃 １ 図 第２ 図 第３ 図 見４ 図
図、第４図は本発明の央Ｍ１例及び比較試料の漏れ電流
を示す図表である口 図において、１はｐ型シリコン基板、２はフィールド絶
縁膜、３はゲートｅｗｓ膜、４はゲート１極、５及び６
はｎ型領域、７は絶縁膜、８は多結晶シリコン碩、９は
ＴＪＬ、０．膜、１０はＴａｌ１ｌ、 ｕはＴａｔＯ，
ｌＡｘ １２は多結晶シリコン１ｓを示す。 晃 １ 図 第２ 図 第３ 図 見４ 図
Claims (1)
- 【特許請求の範囲】 半導体基板上にタンタル−を設け、該タンタル膜【酸化
して酸化タンタル換を形成するに際し、該酸化タ／タル
膜中に塩ｌＡｔ導入する工ｓｔ含むことｔｎ黴とする牛
４体装置の製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037621A JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037621A JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154258A true JPS58154258A (ja) | 1983-09-13 |
| JPH043668B2 JPH043668B2 (ja) | 1992-01-23 |
Family
ID=12502696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037621A Granted JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| US7115533B2 (en) | 2001-12-18 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device manufacturing method |
-
1982
- 1982-03-10 JP JP57037621A patent/JPS58154258A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| US7115533B2 (en) | 2001-12-18 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043668B2 (ja) | 1992-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
| US4589056A (en) | Tantalum silicide capacitor | |
| JPH01225149A (ja) | キャパシタ及びその製造方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| US5444006A (en) | Method of manufacturing a capacitor in a semiconductor memory device | |
| US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
| KR20050047471A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPS58154258A (ja) | 半導体装置の製造方法 | |
| US6133086A (en) | Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| CN105869992A (zh) | 一种新型铪硅钽氧氮高介电常数栅介质的制备方法 | |
| JPS5810852A (ja) | 半導体装置 | |
| KR100406092B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JP3179779B2 (ja) | 窒化物絶縁膜の作製方法 | |
| JPS62259448A (ja) | 絶縁膜形成法 | |
| JP3155270B2 (ja) | 金属酸化物絶縁膜の作製方法 | |
| JP3685654B2 (ja) | Ｄｒａｍキャパシタ誘電体膜の製造方法 | |
| JP2945946B2 (ja) | 酸化物絶縁膜の作製方法 | |
| JPH04196162A (ja) | 半導体装置の製造方法 | |
| JPS5953712B2 (ja) | 半導体装置 | |
| KR0155768B1 (ko) | 오산화탄탈륨 유전체막을 구비하는 커패시터 제조방법 | |
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 | |
| JPH0462171B2 (ja) |