JP3228660B2 - 半導体素子形成用高純度金属材の製造方法 - Google Patents
半導体素子形成用高純度金属材の製造方法Info
- Publication number
- JP3228660B2 JP3228660B2 JP18514195A JP18514195A JP3228660B2 JP 3228660 B2 JP3228660 B2 JP 3228660B2 JP 18514195 A JP18514195 A JP 18514195A JP 18514195 A JP18514195 A JP 18514195A JP 3228660 B2 JP3228660 B2 JP 3228660B2
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- purity
- semiconductor element
- forming
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacture And Refinement Of Metals (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】本発明は、半導体素子の電極、コンタクト
部、バリヤ層等を形成する際に用いるターゲット材等と
して好適な半導体素子形成用高純度金属材の製造方法に
関する。
部、バリヤ層等を形成する際に用いるターゲット材等と
して好適な半導体素子形成用高純度金属材の製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩのような半導体素子の配線層や電
極の形成材料としては、例えばＡｌの他に、Ｍｏ、Ｗ、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ等の高融点金属のシリサイド化
合物が使用されている。また、半導体素子の高集積化は
さらに進む傾向にあり、これによって配線構造がさらに
微細化し、種々の問題が発生することが懸念されてい
る。 例えば、Ａｌ配線では配線が微細化し、電流密度
が増加することによって、Ａｌ原子が電子の運動方向に
運ばれる、エレクトロマイグレーションの発生や、動作
発熱の増加を招く。これらによって、Ａｌ配線では断線
が発生しやすくなるという問題が生じる。また、配線の
微細化による配線抵抗の増加は、信号の遅延問題を引き
起こす。そこで、配線材料や電極材料として、高融点で
あると同時に低抵抗であること等から、特にＴｉシリサ
イドが注目されている。
極の形成材料としては、例えばＡｌの他に、Ｍｏ、Ｗ、
Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ等の高融点金属のシリサイド化
合物が使用されている。また、半導体素子の高集積化は
さらに進む傾向にあり、これによって配線構造がさらに
微細化し、種々の問題が発生することが懸念されてい
る。 例えば、Ａｌ配線では配線が微細化し、電流密度
が増加することによって、Ａｌ原子が電子の運動方向に
運ばれる、エレクトロマイグレーションの発生や、動作
発熱の増加を招く。これらによって、Ａｌ配線では断線
が発生しやすくなるという問題が生じる。また、配線の
微細化による配線抵抗の増加は、信号の遅延問題を引き
起こす。そこで、配線材料や電極材料として、高融点で
あると同時に低抵抗であること等から、特にＴｉシリサ
イドが注目されている。
【０００３】Ｔｉシリサイドを例えば電極として用いる
場合、まずポリシリコン膜上にＴｉの薄膜をスパッタ法
等によって形成する。次に、Ｔｉ薄膜に熱処理を施すこ
とによって、Ｔｉをシリサイド化する。このようないわ
ゆるポリサイド構造が用いられている。また、同時に自
己整合的にコンタクト部をＴｉシリサイドとし、コンタ
クト抵抗を下げる試みがなされている。さらに、コンタ
クト部にはＡｌ配線中へのＳｉの析出を防止するため
に、拡散バリヤ層として例えばＴｉＮ膜が介在される。
このため、Ａｌ／ＴｉＮ／ＴｉＳｉ2 等の積層構造が用
いられている。ＴｉＮ膜は、反応性スパッタ等により形
成される。
場合、まずポリシリコン膜上にＴｉの薄膜をスパッタ法
等によって形成する。次に、Ｔｉ薄膜に熱処理を施すこ
とによって、Ｔｉをシリサイド化する。このようないわ
ゆるポリサイド構造が用いられている。また、同時に自
己整合的にコンタクト部をＴｉシリサイドとし、コンタ
クト抵抗を下げる試みがなされている。さらに、コンタ
クト部にはＡｌ配線中へのＳｉの析出を防止するため
に、拡散バリヤ層として例えばＴｉＮ膜が介在される。
このため、Ａｌ／ＴｉＮ／ＴｉＳｉ2 等の積層構造が用
いられている。ＴｉＮ膜は、反応性スパッタ等により形
成される。
【０００４】上述したように、ＴｉＮ膜やＴｉＳｉ2 膜
の形成には、スパッタ法が利用されている。このため、
Ｔｉ材によるタ―ゲットの作製が必須となる。この場合
のＴｉターゲットは、高純度であることが重要である。
例えば、Ｔｉターゲットに不純物として酸素が含有され
ている場合には、形成された薄膜の電気抵抗が大きくな
り、信号の遅延や配線の断線等の事故を招く。また、Ｆ
ｅ、Ｎｉ、Ｃｒのような重金属は、積層膜の界面に集っ
てディープレベルを形成し、接合リークの要因となる。
Ｎａ、Ｋのようなアルカリ金属は、Ｓｉ中を容易に移動
して素子特性を劣化させる。
の形成には、スパッタ法が利用されている。このため、
Ｔｉ材によるタ―ゲットの作製が必須となる。この場合
のＴｉターゲットは、高純度であることが重要である。
例えば、Ｔｉターゲットに不純物として酸素が含有され
ている場合には、形成された薄膜の電気抵抗が大きくな
り、信号の遅延や配線の断線等の事故を招く。また、Ｆ
ｅ、Ｎｉ、Ｃｒのような重金属は、積層膜の界面に集っ
てディープレベルを形成し、接合リークの要因となる。
Ｎａ、Ｋのようなアルカリ金属は、Ｓｉ中を容易に移動
して素子特性を劣化させる。
【０００５】ところで、上記Ｔｉタ―ゲットを構成する
Ｔｉ材の製造方法としては、一般にＴｉＣｌ4 のような
Ｔｉ化合物をＮａ、Ｍｇのような活性金属で熱還元する
方法で、クロール(Kroll) 法、ハンター(Hunter)法と呼
ばれている方法や、例えばＫＣｌやＮａＣｌ等の塩を用
いた溶融塩電解法等が採用されている。近年の金属の精
製技術の進歩や製造工程の管理により、重金属等の不純
物の混入は極力抑えられるようになってきた。
Ｔｉ材の製造方法としては、一般にＴｉＣｌ4 のような
Ｔｉ化合物をＮａ、Ｍｇのような活性金属で熱還元する
方法で、クロール(Kroll) 法、ハンター(Hunter)法と呼
ばれている方法や、例えばＫＣｌやＮａＣｌ等の塩を用
いた溶融塩電解法等が採用されている。近年の金属の精
製技術の進歩や製造工程の管理により、重金属等の不純
物の混入は極力抑えられるようになってきた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
たような重金属量等を極力低減したＴｉターゲットを使
用して、電極やコンタクト部に用いられるＴｉＳｉ2 膜
等を形成した場合においても、配線が微細化されること
によって、接合リークを十分に防止することができない
という問題が起きている。これは、半導体素子の信頼性
の低下要因となる。また、ＴｉＮ膜等からなるバリヤ層
においても、同様に配線が微細化され、電流密度が高く
なることによって、バリヤ層としての機能が損なわれ、
ジャンクションリーク等を招いてしまうという問題が起
きている。このような問題は、今後半導体素子の集積度
が進むにつれて、さらに大きな問題となることが予想さ
れる。これらの問題は、Ｔｉターゲットを使用して電極
層やバリア層を形成する場合に限らず、ＺｒやＨｆを用
いてそれらを形成する場合においても、同様に生じるも
のである。
たような重金属量等を極力低減したＴｉターゲットを使
用して、電極やコンタクト部に用いられるＴｉＳｉ2 膜
等を形成した場合においても、配線が微細化されること
によって、接合リークを十分に防止することができない
という問題が起きている。これは、半導体素子の信頼性
の低下要因となる。また、ＴｉＮ膜等からなるバリヤ層
においても、同様に配線が微細化され、電流密度が高く
なることによって、バリヤ層としての機能が損なわれ、
ジャンクションリーク等を招いてしまうという問題が起
きている。このような問題は、今後半導体素子の集積度
が進むにつれて、さらに大きな問題となることが予想さ
れる。これらの問題は、Ｔｉターゲットを使用して電極
層やバリア層を形成する場合に限らず、ＺｒやＨｆを用
いてそれらを形成する場合においても、同様に生じるも
のである。
【０００７】本発明は、このような課題に対処するため
になされたものであって、高集積化された半導体素子の
電極やコンタクト部を形成する際に、接合リーク等の発
生を十分に防止することが可能で、またバリヤ層の形成
にあたっては、その機能の低下を防止することが可能な
半導体素子形成用高純度金属材の製造方法を提供するこ
とを目的としている。
になされたものであって、高集積化された半導体素子の
電極やコンタクト部を形成する際に、接合リーク等の発
生を十分に防止することが可能で、またバリヤ層の形成
にあたっては、その機能の低下を防止することが可能な
半導体素子形成用高純度金属材の製造方法を提供するこ
とを目的としている。
【０００８】
【課題を解決するための手段】本発明者らは、上述した
目的を達成するために、Ｔｉ、Ｚｒ、Ｈｆ等のターゲッ
ト中の不純物について検討を進めた結果、上述したよう
な問題が従来ターゲット中の不純物としてはあまり重視
されていなかった、Ａｌに起因するという知見を得た。
つまり、半導体素子の電極、コンタクト部、バリヤ層等
をスパッタ法によって形成する際に使用されるＴｉ等の
ターゲットでは、重金属やアルカリ金属等の他に、Ａｌ
量を極力低減する必要があることが明らかとなった。た
だし、前述したような従来の製造方法では、Ａｌ量を充
分に低減することができず、多いものではＡｌが200ppm
程度存在し、高集積化された半導体素子用の形成材料と
しては到底使用し得ることができない。
目的を達成するために、Ｔｉ、Ｚｒ、Ｈｆ等のターゲッ
ト中の不純物について検討を進めた結果、上述したよう
な問題が従来ターゲット中の不純物としてはあまり重視
されていなかった、Ａｌに起因するという知見を得た。
つまり、半導体素子の電極、コンタクト部、バリヤ層等
をスパッタ法によって形成する際に使用されるＴｉ等の
ターゲットでは、重金属やアルカリ金属等の他に、Ａｌ
量を極力低減する必要があることが明らかとなった。た
だし、前述したような従来の製造方法では、Ａｌ量を充
分に低減することができず、多いものではＡｌが200ppm
程度存在し、高集積化された半導体素子用の形成材料と
しては到底使用し得ることができない。
【０００９】本発明の半導体素子形成用高純度金属材の
製造方法は、上述したような知見に基いて成されたもの
であり、チタン、ジルコニウムおよびハフニウムから選
ばれた1種の金属からなる高純度金属材であって、Ａｌ
含有量が10ppm以下の高純度金属材を製造する方法であ
る。
製造方法は、上述したような知見に基いて成されたもの
であり、チタン、ジルコニウムおよびハフニウムから選
ばれた1種の金属からなる高純度金属材であって、Ａｌ
含有量が10ppm以下の高純度金属材を製造する方法であ
る。
【００１０】上記高純度金属材は、ＬＳＩ、ＶＬＳＩ、
ＵＬＳＩ等のための配線材料として有用である。すなわ
ち、本発明の高純度金属材を用いてスパッタターゲット
を作製し、このスパッタターゲットを使用することによ
って、Ａｌ含有量が10ppm 以下の、半導体基板上に設け
られた配線網を形成することができる。配線網は、例え
ば上記した金属を用いて形成された珪化物や窒化物等か
らなるものである。また、このような配線網は、例えば
以下に示すような製造方法によって得ることができる。
すなわち、Ａｌ含有量が10ppm 以下の、チタン、ジルコ
ニウムおよびハフニウムから選ばれた 1種の金属からな
る高純度金属材から、半導体基板上に薄膜を形成する工
程と、所望の前記配線網に応じて、前記薄膜の不要部分
をエッチング除去する工程とを有する製造方法である。
なお、上記した配線網は、半導体素子の電極、コンタク
ト部、バリヤ層等の配線網を含むものである。
ＵＬＳＩ等のための配線材料として有用である。すなわ
ち、本発明の高純度金属材を用いてスパッタターゲット
を作製し、このスパッタターゲットを使用することによ
って、Ａｌ含有量が10ppm 以下の、半導体基板上に設け
られた配線網を形成することができる。配線網は、例え
ば上記した金属を用いて形成された珪化物や窒化物等か
らなるものである。また、このような配線網は、例えば
以下に示すような製造方法によって得ることができる。
すなわち、Ａｌ含有量が10ppm 以下の、チタン、ジルコ
ニウムおよびハフニウムから選ばれた 1種の金属からな
る高純度金属材から、半導体基板上に薄膜を形成する工
程と、所望の前記配線網に応じて、前記薄膜の不要部分
をエッチング除去する工程とを有する製造方法である。
なお、上記した配線網は、半導体素子の電極、コンタク
ト部、バリヤ層等の配線網を含むものである。
【００１１】本発明のＡｌ量を極度に低下させた高純度
金属材は、ヨウ化物分解法を用いることによってＡｌを
効果的に低減することが可能であること、および溶融塩
電解法で得られた粗Ｔｉ粒等に含まれるＡｌは表層部に
特に集中して存在し、これを表面処理技術を用いて除去
することにより、Ａｌを効果的に低減することが可能で
あることを見出だしたことによって、始めて達成された
ものである。
金属材は、ヨウ化物分解法を用いることによってＡｌを
効果的に低減することが可能であること、および溶融塩
電解法で得られた粗Ｔｉ粒等に含まれるＡｌは表層部に
特に集中して存在し、これを表面処理技術を用いて除去
することにより、Ａｌを効果的に低減することが可能で
あることを見出だしたことによって、始めて達成された
ものである。
【００１２】すなわち、本発明の半導体素子形成用高純
度金属材の製造方法は、チタン、ジルコニウムおよびハ
フニウムから選ばれた 1種の高純度金属材を製造するに
あたり、前記チタン、ジルコニウムおよびハフニウムか
ら選ばれた 1種の金属を主とする粗金属材を精製する過
程で、前記粗金属材の表面近傍に集中して存在するＡｌ
を含む不純物元素量を相対的に減少させる処理により、
Ａｌ含有量を10ppm 以下とすることを特徴としている。
度金属材の製造方法は、チタン、ジルコニウムおよびハ
フニウムから選ばれた 1種の高純度金属材を製造するに
あたり、前記チタン、ジルコニウムおよびハフニウムか
ら選ばれた 1種の金属を主とする粗金属材を精製する過
程で、前記粗金属材の表面近傍に集中して存在するＡｌ
を含む不純物元素量を相対的に減少させる処理により、
Ａｌ含有量を10ppm 以下とすることを特徴としている。
【００１３】本発明においては、例えば粗金属材をヨウ
化物分解法によって精製するか、あるいは溶融塩電解法
で得られた粗金属材等に表面処理を施す等して、粗金属
材の表面近傍に集中して存在するＡｌを含む不純物元素
量を相対的に減少させているため、Ａｌの含有量を 10p
pm以下というように、極めて減少させたチタン材、ジル
コニウム材、あるいはハフニウム材を得ることができ
る。このように、Ａｌ含有量を低減した高純度金属材を
用いて、半導体素子の電極やコンタクト部、さらにはバ
リア層等を形成することによって、接合リークや機能低
下を防止することが可能となる。よって、信頼性に優れ
た半導体素子や半導体パッケージが得られる。
化物分解法によって精製するか、あるいは溶融塩電解法
で得られた粗金属材等に表面処理を施す等して、粗金属
材の表面近傍に集中して存在するＡｌを含む不純物元素
量を相対的に減少させているため、Ａｌの含有量を 10p
pm以下というように、極めて減少させたチタン材、ジル
コニウム材、あるいはハフニウム材を得ることができ
る。このように、Ａｌ含有量を低減した高純度金属材を
用いて、半導体素子の電極やコンタクト部、さらにはバ
リア層等を形成することによって、接合リークや機能低
下を防止することが可能となる。よって、信頼性に優れ
た半導体素子や半導体パッケージが得られる。
【００１４】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００１５】本発明の高純度金属材、すなわち高純度Ｔ
ｉ材、高純度Ｚｒ材、あるいは高純度Ｈｆ材は、Ａｌの
含有量が10ppm 以下であることを基本とするものである
が、他の不純物についても同様に低減されたものであ
る。例えば、酸素含有量は 250ppm 以下、Ｆｅ、Ｎｉお
よびＣｒの各元素の含有量は10ppm 以下、ＮａおよびＫ
の各元素の含有量は 0.1ppm 以下である。また、Ｕおよ
びＴｈの含有量はいずれも0.001ppm以下とするのが好ま
しい。
ｉ材、高純度Ｚｒ材、あるいは高純度Ｈｆ材は、Ａｌの
含有量が10ppm 以下であることを基本とするものである
が、他の不純物についても同様に低減されたものであ
る。例えば、酸素含有量は 250ppm 以下、Ｆｅ、Ｎｉお
よびＣｒの各元素の含有量は10ppm 以下、ＮａおよびＫ
の各元素の含有量は 0.1ppm 以下である。また、Ｕおよ
びＴｈの含有量はいずれも0.001ppm以下とするのが好ま
しい。
【００１６】ここで、Ａｌの含有量を上記範囲に規定し
たのは、半導体素子の電極、コンタクト部、バリア層を
Ｔｉ、Ｚｒ、Ｈｆの化合物で形成する際、用いる高純度
金属材（例えばターゲット）中のＡｌ含有量が 10ppmを
超えると、リークによる素子不良の頻度が急激に増加す
るためである。このことは、本発明者らによって初めて
明らかにされたものである。Ａｌ含有量のより好ましい
範囲としては5ppm以下であり、さらに好ましくは1ppm以
下である。
たのは、半導体素子の電極、コンタクト部、バリア層を
Ｔｉ、Ｚｒ、Ｈｆの化合物で形成する際、用いる高純度
金属材（例えばターゲット）中のＡｌ含有量が 10ppmを
超えると、リークによる素子不良の頻度が急激に増加す
るためである。このことは、本発明者らによって初めて
明らかにされたものである。Ａｌ含有量のより好ましい
範囲としては5ppm以下であり、さらに好ましくは1ppm以
下である。
【００１７】このような本発明の高純度金属材は、前述
した高純度金属材の製造方法を適用することによって得
ることができる。
した高純度金属材の製造方法を適用することによって得
ることができる。
【００１８】まず、第１の製造方法について詳細に述べ
る。第１の製造方法においては、まず粗金属材をヨウ化
物分解法によって精製する。ここで、ヨウ化物分解法に
ついてＴｉを例とし、図１を参照して説明する。図１
は、ヨウ化物分解法によるＴｉ材の精製装置の一例を示
す図である。原料の粗Ｔｉ材とヨウ素とを収容する反応
容器１は、恒温槽２内に設置されており、この反応容器
１内には接続子３ａ、３ｂを介して電源４に接続された
フィラメント５が配置されている。
る。第１の製造方法においては、まず粗金属材をヨウ化
物分解法によって精製する。ここで、ヨウ化物分解法に
ついてＴｉを例とし、図１を参照して説明する。図１
は、ヨウ化物分解法によるＴｉ材の精製装置の一例を示
す図である。原料の粗Ｔｉ材とヨウ素とを収容する反応
容器１は、恒温槽２内に設置されており、この反応容器
１内には接続子３ａ、３ｂを介して電源４に接続された
フィラメント５が配置されている。
【００１９】ヨウ化物分解法は化学輸送法の一種であ
り、下記の (1)式および (2)式の反応を利用してＴｉの
精製が行われる。
り、下記の (1)式および (2)式の反応を利用してＴｉの
精製が行われる。
【００２０】Ｔｉ＋ 2Ｉ2 → ＴｉＩ4 …(1) (100℃〜 250℃あるいは 450℃〜 600℃） ＴｉＩ4 → Ｔｉ＋ 2Ｉ2 …(2) （1100℃〜1500℃） すなわち、反応容器１内に原料の粗Ｔｉ材とヨウ素とを
投入し、フィラメント５を通電加熱によって1100℃〜15
00℃の範囲の温度に加熱した状態で、反応容器１内を 1
00℃〜 250℃あるいは 450℃〜 600℃の温度に保持す
る。これにより、まず原料の粗Ｔｉ材とヨウ素とが上記
(1)式にしたがって反応し、ＴｉＩ4 が生成される。こ
のＴｉＩ4 は揮発性物質であるために、フィラメント５
に到達したところで、上記 (2)式にしたがって再びＴｉ
とヨウ素とに分解し、Ｔｉのみがフィラメント５に析出
する。原料中の不純物のうち、Ｔｉよりも反応性の低い
元素は大部分が原料中に残存する。また、ヨウ化物を形
成しやすい不純物でも、上記した反応容器内温度におい
て、その蒸気圧が低い元素はフィラメント中に混入しな
いし、仮に十分な蒸気圧を有するヨウ化物でも、反応容
器内の圧力や解離温度を調節することにより、フィラメ
ントへの混入を防止することができる。
投入し、フィラメント５を通電加熱によって1100℃〜15
00℃の範囲の温度に加熱した状態で、反応容器１内を 1
00℃〜 250℃あるいは 450℃〜 600℃の温度に保持す
る。これにより、まず原料の粗Ｔｉ材とヨウ素とが上記
(1)式にしたがって反応し、ＴｉＩ4 が生成される。こ
のＴｉＩ4 は揮発性物質であるために、フィラメント５
に到達したところで、上記 (2)式にしたがって再びＴｉ
とヨウ素とに分解し、Ｔｉのみがフィラメント５に析出
する。原料中の不純物のうち、Ｔｉよりも反応性の低い
元素は大部分が原料中に残存する。また、ヨウ化物を形
成しやすい不純物でも、上記した反応容器内温度におい
て、その蒸気圧が低い元素はフィラメント中に混入しな
いし、仮に十分な蒸気圧を有するヨウ化物でも、反応容
器内の圧力や解離温度を調節することにより、フィラメ
ントへの混入を防止することができる。
【００２１】以上のように、ヨウ化物分解法は、反応容
器温度、容器内圧力、フィラメント温度等のパラメータ
を調節することにより、特定不純物の濃度を効果的に低
減できるという利点を有している。そして、Ａｌについ
ては、上記 (1)式の反応容器内の温度範囲において、ヨ
ウ素との反応性がＴｉより十分に低いため、効率的にＴ
ｉ中より除去することができる。このように、Ｔｉヨウ
化物の生成、解離反応のプロセスによってＴｉの精製が
行われ、Ａｌ量を大幅に低減したＴｉ材が得られる。な
お、この場合、原料にはなるべくＡｌ成分が少ないもの
を選ぶこと、および反応容器にもＡｌ含有量の少ない材
料を選ぶことが重要である。ＺｒおよびＨｆについても
同様である。
器温度、容器内圧力、フィラメント温度等のパラメータ
を調節することにより、特定不純物の濃度を効果的に低
減できるという利点を有している。そして、Ａｌについ
ては、上記 (1)式の反応容器内の温度範囲において、ヨ
ウ素との反応性がＴｉより十分に低いため、効率的にＴ
ｉ中より除去することができる。このように、Ｔｉヨウ
化物の生成、解離反応のプロセスによってＴｉの精製が
行われ、Ａｌ量を大幅に低減したＴｉ材が得られる。な
お、この場合、原料にはなるべくＡｌ成分が少ないもの
を選ぶこと、および反応容器にもＡｌ含有量の少ない材
料を選ぶことが重要である。ＺｒおよびＨｆについても
同様である。
【００２２】上記ヨウ化物分解法で原料として使用する
粗Ｔｉ材としては、クロール法、ハンター法、溶融塩電
解法等の各種製造方法によって得られたＴｉ材を適用す
ることが可能であるが、溶融塩電解法によって得たＴｉ
材を用いることが好ましい。これは、ヨウ化物分解法に
より精製したＴｉの純度は原料の純度をある程度反映す
るため、より純度の高いＴｉ材が得られる溶融塩電解法
を利用することによって、さらに高純度化が達成される
ためである。
粗Ｔｉ材としては、クロール法、ハンター法、溶融塩電
解法等の各種製造方法によって得られたＴｉ材を適用す
ることが可能であるが、溶融塩電解法によって得たＴｉ
材を用いることが好ましい。これは、ヨウ化物分解法に
より精製したＴｉの純度は原料の純度をある程度反映す
るため、より純度の高いＴｉ材が得られる溶融塩電解法
を利用することによって、さらに高純度化が達成される
ためである。
【００２３】第１の製造方法においては、上記ヨウ化物
分解法によって粗金属材の精製を行った後、例えば 5×
10-5mbar以下というような高真空下で電子ビーム溶解
（以下、ＥＢ溶解と記す）することにより、最終的にＡ
ｌやＮａ、Ｋが除去され、高純度金属材が得られる。Ｅ
Ｂ溶解は、蒸気圧の差を利用して不純物を分離する方法
であり、特に蒸気圧の高いＡｌ、Ｎａ、Ｋ等の精製効果
が高い。
分解法によって粗金属材の精製を行った後、例えば 5×
10-5mbar以下というような高真空下で電子ビーム溶解
（以下、ＥＢ溶解と記す）することにより、最終的にＡ
ｌやＮａ、Ｋが除去され、高純度金属材が得られる。Ｅ
Ｂ溶解は、蒸気圧の差を利用して不純物を分離する方法
であり、特に蒸気圧の高いＡｌ、Ｎａ、Ｋ等の精製効果
が高い。
【００２４】ＥＢ溶解炉においては、炉内を 5×10-5mb
ar以下、好ましくは 2×10-5mbar以下の真空度に保持
し、かつフレオンバッフルで拡散ポンプオイルの炉内へ
の混入を防止しつつ、各金属材のＥＢ溶解を行うことが
好ましい。また、ＥＢ溶解時における操作条件は格別限
定されるものではないが、Ｎａ、Ｋの精製効果や酸素の
汚染吸収を考慮して、溶解速度を選定することが求めら
れる。例えば1.75kg／時間〜 2.3kg／時間程度が好まし
い条件である。なお、ＥＢ溶解時の電極はそれぞれの金
属材が析出したフィラメントを直接使用する。
ar以下、好ましくは 2×10-5mbar以下の真空度に保持
し、かつフレオンバッフルで拡散ポンプオイルの炉内へ
の混入を防止しつつ、各金属材のＥＢ溶解を行うことが
好ましい。また、ＥＢ溶解時における操作条件は格別限
定されるものではないが、Ｎａ、Ｋの精製効果や酸素の
汚染吸収を考慮して、溶解速度を選定することが求めら
れる。例えば1.75kg／時間〜 2.3kg／時間程度が好まし
い条件である。なお、ＥＢ溶解時の電極はそれぞれの金
属材が析出したフィラメントを直接使用する。
【００２５】このようにヨウ化物分解法で精製されたＴ
ｉ、Ｚｒ、Ｈｆ等の金属材は、ＥＢ溶解によりさらに精
製される。また、溶解は高真空下で行われるため、酸素
や窒素による汚染も少なく、高純度の金属材が得られ
る。
ｉ、Ｚｒ、Ｈｆ等の金属材は、ＥＢ溶解によりさらに精
製される。また、溶解は高真空下で行われるため、酸素
や窒素による汚染も少なく、高純度の金属材が得られ
る。
【００２６】次に、第２の高純度金属材の製造方法につ
いて述べる。
いて述べる。
【００２７】この第２の製造方法においては、まず溶融
塩電解法によって粗金属粒を作製する。原料の金属材料
としては、例えばスポンジＴｉ等を用いる。また、電解
浴としてはＫＣｌ−ＮａＣｌ等が好ましい。電解温度は
730℃〜 755℃、電圧は6.0V〜 8.0V 程度が好適であ
る。ここで、溶融塩電解法によって得られる粗Ｔｉ粒等
の粗金属材は、表面近傍にＡｌを含む金属元素や酸素等
の不純物が集中して存在するため、この表面汚染層を選
択的に除去する。
塩電解法によって粗金属粒を作製する。原料の金属材料
としては、例えばスポンジＴｉ等を用いる。また、電解
浴としてはＫＣｌ−ＮａＣｌ等が好ましい。電解温度は
730℃〜 755℃、電圧は6.0V〜 8.0V 程度が好適であ
る。ここで、溶融塩電解法によって得られる粗Ｔｉ粒等
の粗金属材は、表面近傍にＡｌを含む金属元素や酸素等
の不純物が集中して存在するため、この表面汚染層を選
択的に除去する。
【００２８】この表面汚染層の除去方法としては、(a)
酸やアルカリ等による表面処理法、(b) 表面層だけヨ
ウ素、フッ素、塩素、臭素等のハロゲンと反応させて揮
発分離する方法、等が例示される。
酸やアルカリ等による表面処理法、(b) 表面層だけヨ
ウ素、フッ素、塩素、臭素等のハロゲンと反応させて揮
発分離する方法、等が例示される。
【００２９】上記 (a)の方法は、表面層の再汚染（特に
酸素）を防止する上で、アルゴンガス雰囲気のような不
活性雰囲気中で処理した後、純水で洗浄、乾燥すること
により行うことが好ましい。使用する処理液としては、
フッ酸、硝酸、塩酸、あるいはこれらの混酸等の酸液
や、水酸化ナトリウム溶液のようなアルカリ溶液が用い
られる。また、溶融塩電解法によれば、重金属類の除去
を比較的容易に行うことが可能であるため、表面近傍に
存在するＡｌのみを選択的に除去するようにしてもよ
い。この場合には、塩酸や水酸化ナトリウム溶液が効果
的である。
酸素）を防止する上で、アルゴンガス雰囲気のような不
活性雰囲気中で処理した後、純水で洗浄、乾燥すること
により行うことが好ましい。使用する処理液としては、
フッ酸、硝酸、塩酸、あるいはこれらの混酸等の酸液
や、水酸化ナトリウム溶液のようなアルカリ溶液が用い
られる。また、溶融塩電解法によれば、重金属類の除去
を比較的容易に行うことが可能であるため、表面近傍に
存在するＡｌのみを選択的に除去するようにしてもよ
い。この場合には、塩酸や水酸化ナトリウム溶液が効果
的である。
【００３０】また、上記 (b)の方法は、例えば図１に示
したヨウ化物分解法による精製装置内に溶融塩電解法に
よって得られた粗金属材を収容し、ハロゲンをガス状態
で導入した後、反応容器内の温度を上げて一定時間保持
することにより、粗金属材の表面とハロゲンとを反応さ
せ、この生成物を吸引除去することによって実施され
る。反応容器温度が充分に高い場合、ほとんどの金属不
純物のハロゲン化物は蒸気圧が高いことから、容易に反
応容器外に運び出される。このような操作を繰り返し行
うことによって、粗金属材表面の汚染層は徐々に取り除
かれる。
したヨウ化物分解法による精製装置内に溶融塩電解法に
よって得られた粗金属材を収容し、ハロゲンをガス状態
で導入した後、反応容器内の温度を上げて一定時間保持
することにより、粗金属材の表面とハロゲンとを反応さ
せ、この生成物を吸引除去することによって実施され
る。反応容器温度が充分に高い場合、ほとんどの金属不
純物のハロゲン化物は蒸気圧が高いことから、容易に反
応容器外に運び出される。このような操作を繰り返し行
うことによって、粗金属材表面の汚染層は徐々に取り除
かれる。
【００３１】これらの方法によって除去する表面汚染層
は、表面から 5μm 以上とすることが好ましく、さらに
好ましくは10μm 以上である。また、比較的粒径の大き
いＴｉ粒等を選択して用いることにより、比表面積が小
さくなることから、Ａｌを含む不純物量を相対的に減少
させることができる。これにより、表面汚染層の除去が
より効果的に行える。また、表面汚染層の除去処理後に
篩分けを実施し、比較的粒径の大きいＴｉ粒を選択的に
使用しても、同様な効果が得られる。
は、表面から 5μm 以上とすることが好ましく、さらに
好ましくは10μm 以上である。また、比較的粒径の大き
いＴｉ粒等を選択して用いることにより、比表面積が小
さくなることから、Ａｌを含む不純物量を相対的に減少
させることができる。これにより、表面汚染層の除去が
より効果的に行える。また、表面汚染層の除去処理後に
篩分けを実施し、比較的粒径の大きいＴｉ粒を選択的に
使用しても、同様な効果が得られる。
【００３２】このようにして表面汚染層の除去処理後
に、前記した第１の製造方法と同様に、高真空下でＥＢ
溶解し、最終的に内部のＡｌやＮａ、Ｋ等の除去を行
い、高純度金属材を得る。ここで、通常ＥＢ溶解を行う
際には、得られたＴｉ粒等をプレス成形によって圧縮し
て固形化し、これを電極としてＥＢ溶解することが考え
られる。しかし、その場合は工具、成形時の変形による
再汚染の発生が考えられるため、本発明においては、こ
の再汚染を防止するために、Ｔｉ粒等をそのまま真空中
で、バイブレーター式グラニュー投入した後、ＥＢ溶解
を実施することが好ましい。
に、前記した第１の製造方法と同様に、高真空下でＥＢ
溶解し、最終的に内部のＡｌやＮａ、Ｋ等の除去を行
い、高純度金属材を得る。ここで、通常ＥＢ溶解を行う
際には、得られたＴｉ粒等をプレス成形によって圧縮し
て固形化し、これを電極としてＥＢ溶解することが考え
られる。しかし、その場合は工具、成形時の変形による
再汚染の発生が考えられるため、本発明においては、こ
の再汚染を防止するために、Ｔｉ粒等をそのまま真空中
で、バイブレーター式グラニュー投入した後、ＥＢ溶解
を実施することが好ましい。
【００３３】また、上記した溶融塩電解により得た金属
材の表面汚染層の除去処理は、上記第１の製造方法にお
いて溶融塩電解によるＴｉ材を原料Ｔｉ材として用いる
際にも有効な処理である。つまり、表面汚染層の除去処
理を施した溶融塩電解によるＴｉ材をヨウ化物分解法に
よって精製する。次に、この精製されたＴｉ材をＥＢ溶
解する。これにより、ヨウ化物分解法による精製効率を
よりいっそう高めることが可能となる。なお、ヨウ化物
分解法の前処理としては、同一装置内で実施することが
可能であることから、上記 (b)の方法を採用することが
好ましい。
材の表面汚染層の除去処理は、上記第１の製造方法にお
いて溶融塩電解によるＴｉ材を原料Ｔｉ材として用いる
際にも有効な処理である。つまり、表面汚染層の除去処
理を施した溶融塩電解によるＴｉ材をヨウ化物分解法に
よって精製する。次に、この精製されたＴｉ材をＥＢ溶
解する。これにより、ヨウ化物分解法による精製効率を
よりいっそう高めることが可能となる。なお、ヨウ化物
分解法の前処理としては、同一装置内で実施することが
可能であることから、上記 (b)の方法を採用することが
好ましい。
【００３４】このような第１の製造方法や第２の製造方
法により得られる金属材は、Ａｌ含有量が10ppm 以下を
満足すると共に、他の不純物についても同様に低減さ
れ、高純度を満足するものとなる。他の不純物は、例え
ば酸素含有量が250ppm以下（さらに好ましくは200ppm以
下）、Ｆｅ、Ｎｉ、Ｃｒの各元素の含有量がそれぞれ10
ppm 以下（さらに好ましくは5ppm以下）、Ｎａ、Ｋの各
元素の含有量がそれぞれ0.1ppm以下（さらに好ましくは
0.05ppm以下）となる。
法により得られる金属材は、Ａｌ含有量が10ppm 以下を
満足すると共に、他の不純物についても同様に低減さ
れ、高純度を満足するものとなる。他の不純物は、例え
ば酸素含有量が250ppm以下（さらに好ましくは200ppm以
下）、Ｆｅ、Ｎｉ、Ｃｒの各元素の含有量がそれぞれ10
ppm 以下（さらに好ましくは5ppm以下）、Ｎａ、Ｋの各
元素の含有量がそれぞれ0.1ppm以下（さらに好ましくは
0.05ppm以下）となる。
【００３５】また、本発明の高純度金属材からスパッタ
ターゲットを作製する際には、まず上記製造方法によっ
て得た高純度Ｔｉ材、高純度Ｚｒ材、あるいは高純度Ｈ
ｆ材を、それらの再汚染を防止しつつ、任意の形状に冷
間鍛造する。上記鍛造工程は、ガス吸収性の高い例えば
Ｔｉ材の性質を考慮し、吸収ガスによる再汚染を防止す
る上で、冷間（室温近傍）で行うことが好ましい。この
ように、冷間での加工が可能となるのは、高純度を満足
することによって、加工性が向上するためである。この
後、機械加工によって所定のターゲット形状とすること
によって、スパッタターゲットが得られる。
ターゲットを作製する際には、まず上記製造方法によっ
て得た高純度Ｔｉ材、高純度Ｚｒ材、あるいは高純度Ｈ
ｆ材を、それらの再汚染を防止しつつ、任意の形状に冷
間鍛造する。上記鍛造工程は、ガス吸収性の高い例えば
Ｔｉ材の性質を考慮し、吸収ガスによる再汚染を防止す
る上で、冷間（室温近傍）で行うことが好ましい。この
ように、冷間での加工が可能となるのは、高純度を満足
することによって、加工性が向上するためである。この
後、機械加工によって所定のターゲット形状とすること
によって、スパッタターゲットが得られる。
【００３６】
【実施例】次に、本発明の高純度金属材の具体的な製造
例およびその評価結果について説明する。まず、第１の
高純度金属材の製造方法を適用した各例について述べ
る。 実施例１ 原料となる粗Ｔｉ材として、クロール法により製造した
スポンジＴｉを用意した。次いで、このスポンジＴｉを
図１に示したヨウ化物分解法を適用した精製装置の反応
容器１内に投入し、ヨウ素を 0.2g/ｌの割合で収容し
た。そして、フィラメント５の温度を1400℃に、また反
応容器１の温度を 600℃に設定し、上記スポンジＴｉを
ヨウ化物分解法によって精製した。精製開始時のフィラ
メント５の径は 2mmであり、これが約30mmとなるまでＴ
ｉを析出させた。
例およびその評価結果について説明する。まず、第１の
高純度金属材の製造方法を適用した各例について述べ
る。 実施例１ 原料となる粗Ｔｉ材として、クロール法により製造した
スポンジＴｉを用意した。次いで、このスポンジＴｉを
図１に示したヨウ化物分解法を適用した精製装置の反応
容器１内に投入し、ヨウ素を 0.2g/ｌの割合で収容し
た。そして、フィラメント５の温度を1400℃に、また反
応容器１の温度を 600℃に設定し、上記スポンジＴｉを
ヨウ化物分解法によって精製した。精製開始時のフィラ
メント５の径は 2mmであり、これが約30mmとなるまでＴ
ｉを析出させた。
【００３７】次に、上記Ｔｉを析出させたフィラメント
をＥＢ溶解用原料として用い、炉内を 1×10-5mbarの高
真空にし、フレオンバッフルで拡散ポンプオイルの混入
を防ぎ、20kV、フィラメント電流1.5A〜2.0A、ＥＢ出力
30kW〜40kW、溶解速度 4kg／時間の条件でＥＢ溶解を行
って、直径 135mmのＴｉインゴットを得た。
をＥＢ溶解用原料として用い、炉内を 1×10-5mbarの高
真空にし、フレオンバッフルで拡散ポンプオイルの混入
を防ぎ、20kV、フィラメント電流1.5A〜2.0A、ＥＢ出力
30kW〜40kW、溶解速度 4kg／時間の条件でＥＢ溶解を行
って、直径 135mmのＴｉインゴットを得た。
【００３８】また、上記Ｔｉインゴットを冷間（室温付
近）で鍛造し、機械研削によって所定形状に加工してス
パッタターゲットを作製した。このようにして得たＴｉ
ターゲットの各不純物量を測定した。その結果を表１に
示す。
近）で鍛造し、機械研削によって所定形状に加工してス
パッタターゲットを作製した。このようにして得たＴｉ
ターゲットの各不純物量を測定した。その結果を表１に
示す。
【００３９】実施例２ 上記実施例１における粗Ｔｉ材を、溶融塩電解法によっ
て得た針状Ｔｉに代える以外は、上記実施例１と同一条
件でヨウ化物分解およびＥＢ溶解を行い、Ｔｉインゴッ
トを作製し、さらにＴｉターゲットを作製した。このよ
うにして得たＴｉターゲットの分析結果を表１に併せて
示す。
て得た針状Ｔｉに代える以外は、上記実施例１と同一条
件でヨウ化物分解およびＥＢ溶解を行い、Ｔｉインゴッ
トを作製し、さらにＴｉターゲットを作製した。このよ
うにして得たＴｉターゲットの分析結果を表１に併せて
示す。
【００４０】実施例３ まず、上記実施例２で粗Ｔｉ材として用いた溶融塩電解
法による針状Ｔｉを、フッ酸、硝酸、塩酸および水を2:
1:1:196 の比率で混合した混酸に10分間浸漬し、表面汚
染層の除去処理を行った。この後、流水で充分に洗浄し
て原料Ｔｉ材とした。なお、酸処理による表面汚染層の
除去量は表面から約15μm とした。
法による針状Ｔｉを、フッ酸、硝酸、塩酸および水を2:
1:1:196 の比率で混合した混酸に10分間浸漬し、表面汚
染層の除去処理を行った。この後、流水で充分に洗浄し
て原料Ｔｉ材とした。なお、酸処理による表面汚染層の
除去量は表面から約15μm とした。
【００４１】次に、上記酸処理を施したＴｉ材を用い
て、実施例１と同一条件でヨウ化物分解およびＥＢ溶解
を行ってＴｉインゴットを作製し、さらにＴｉターゲッ
トを作製した。このようにして得たＴｉターゲットの分
析結果を表１に併せて示す。
て、実施例１と同一条件でヨウ化物分解およびＥＢ溶解
を行ってＴｉインゴットを作製し、さらにＴｉターゲッ
トを作製した。このようにして得たＴｉターゲットの分
析結果を表１に併せて示す。
【００４２】実施例４ まず、図１に示したヨウ化物分解法を適用した精製装置
の反応容器１内に、上記実施例２で粗Ｔｉ材として用い
た溶融塩電解法による針状Ｔｉを投入し、真空排気した
後にヨウ素をガス状態で導入し、 600℃で10分間保持し
て針状Ｔｉ表面とヨウ素とを反応させた。この後、真空
排気を行って反応生成物を除去した。以上の操作を 3回
繰り返し行って表面汚染層を除去した。なお、ヨウ素に
よる表面汚染層の除去量は表面から約15μm とした。ま
た、使用した精製装置は、図示を省略したヨウ化物トラ
ップ機構を介して反応容器１に接続された排気系を有す
るものである。
の反応容器１内に、上記実施例２で粗Ｔｉ材として用い
た溶融塩電解法による針状Ｔｉを投入し、真空排気した
後にヨウ素をガス状態で導入し、 600℃で10分間保持し
て針状Ｔｉ表面とヨウ素とを反応させた。この後、真空
排気を行って反応生成物を除去した。以上の操作を 3回
繰り返し行って表面汚染層を除去した。なお、ヨウ素に
よる表面汚染層の除去量は表面から約15μm とした。ま
た、使用した精製装置は、図示を省略したヨウ化物トラ
ップ機構を介して反応容器１に接続された排気系を有す
るものである。
【００４３】次に、上記表面汚染層の除去処理に引き続
いてフィラメント５に通電し、実施例１と同一条件でヨ
ウ化物分解を行い、さらにＥＢ溶解を行ってＴｉインゴ
ットを作製した。この後、Ｔｉターゲットを作製した。
このようにして得たＴｉターゲットの分析結果を表１に
併せて示す。なお、表１に示す比較例１、２は、それぞ
れ上記実施例１、２で用いた粗Ｔｉ材の分析結果であ
る。
いてフィラメント５に通電し、実施例１と同一条件でヨ
ウ化物分解を行い、さらにＥＢ溶解を行ってＴｉインゴ
ットを作製した。この後、Ｔｉターゲットを作製した。
このようにして得たＴｉターゲットの分析結果を表１に
併せて示す。なお、表１に示す比較例１、２は、それぞ
れ上記実施例１、２で用いた粗Ｔｉ材の分析結果であ
る。
【００４４】
【表１】 表１の結果から明らかなように、上記各実施例によるＴ
ｉ材は、半導体素子の電極、コンタクト部、バリヤ層等
の特性に悪影響を及ぼすＡｌの含有量が少なく、また他
の不純物も低減された高純度を満足するものであること
が分る。
ｉ材は、半導体素子の電極、コンタクト部、バリヤ層等
の特性に悪影響を及ぼすＡｌの含有量が少なく、また他
の不純物も低減された高純度を満足するものであること
が分る。
【００４５】次に、上記した実施例および比較例に基づ
くＴｉターゲット、および同様にして製造したＺｒター
ゲット、Ｈｆターゲットをそれぞれ用いて、金属シリサ
イド膜からなる配線網を半導体基板上に形成することに
よって、半導体素子を作製し、その特性を評価した。具
体的な製造方法と評価方法、およびその結果について以
下に述べる。
くＴｉターゲット、および同様にして製造したＺｒター
ゲット、Ｈｆターゲットをそれぞれ用いて、金属シリサ
イド膜からなる配線網を半導体基板上に形成することに
よって、半導体素子を作製し、その特性を評価した。具
体的な製造方法と評価方法、およびその結果について以
下に述べる。
【００４６】まず、各金属ターゲット中のＡｌの影響を
評価した結果について説明する。図２に示すように、n-
Ｓｉ基板１１に設けられた多結晶Ｓｉ層１２上に、上記
各実施例と同様にして作製した、Ａｌ含有量が異なる各
3種類のＴｉターゲット、ＺｒターゲットおよびＨｆタ
ーゲットをそれぞれ用いて、膜厚60nmのＴｉ膜、Ｚｒ
膜、Ｈｆ膜をスパッタ法によって各々成膜した。次い
で、所望の回路パターンに応じて不要部分をエッチング
処理によって除去した後、残存する部分に 2段アニール
処理を施すことによってシリサイド化し、多結晶Ｓｉ層
１２上に金属シリサイド膜（ＴｉＳｉ2 膜、ＺｒＳｉ2
膜、ＨｆＳｉ2 膜）１３を形成すると同時に、ソース領
域１４およびドレイン領域１５をシリサイド化し、それ
ぞれダイオードを作製した。なお、図中１６はＳｉＯ2
膜である。用いた金属ターゲット中のＡｌ濃度は、Ｔｉ
ターゲットについては54ppm 、 3ppm 、1ppm以下、Ｚｒ
ターゲットについては68ppm 、 3ppm 、1ppm以下、Ｈｆ
ターゲットについては70ppm 、 2ppm 、1ppm以下であ
る。また、他の不純物量は同等とした。このようにして
得た各ダイオードに逆バイアス電圧を印加しリーク電流
を測定した。その結果を図３、図４および図５にそれぞ
れ示す。
評価した結果について説明する。図２に示すように、n-
Ｓｉ基板１１に設けられた多結晶Ｓｉ層１２上に、上記
各実施例と同様にして作製した、Ａｌ含有量が異なる各
3種類のＴｉターゲット、ＺｒターゲットおよびＨｆタ
ーゲットをそれぞれ用いて、膜厚60nmのＴｉ膜、Ｚｒ
膜、Ｈｆ膜をスパッタ法によって各々成膜した。次い
で、所望の回路パターンに応じて不要部分をエッチング
処理によって除去した後、残存する部分に 2段アニール
処理を施すことによってシリサイド化し、多結晶Ｓｉ層
１２上に金属シリサイド膜（ＴｉＳｉ2 膜、ＺｒＳｉ2
膜、ＨｆＳｉ2 膜）１３を形成すると同時に、ソース領
域１４およびドレイン領域１５をシリサイド化し、それ
ぞれダイオードを作製した。なお、図中１６はＳｉＯ2
膜である。用いた金属ターゲット中のＡｌ濃度は、Ｔｉ
ターゲットについては54ppm 、 3ppm 、1ppm以下、Ｚｒ
ターゲットについては68ppm 、 3ppm 、1ppm以下、Ｈｆ
ターゲットについては70ppm 、 2ppm 、1ppm以下であ
る。また、他の不純物量は同等とした。このようにして
得た各ダイオードに逆バイアス電圧を印加しリーク電流
を測定した。その結果を図３、図４および図５にそれぞ
れ示す。
【００４７】図３、図４および図５から明らかなよう
に、ターゲット中のＡｌ濃度が増加することによって、
リーク電流も増加することが分る。なお、同様の測定を
各ターゲットを用いて作製した10個のダイオードについ
て行ったところ、それぞれ同じ傾向を示した。すなわ
ち、上記実施例で得られた低Ａｌ含有量の金属材を用い
てスパッタターゲットを作製し、その金属ターゲットを
用いて目的とする薄膜を形成することによって、高集積
化された半導体素子の電極やコンタクト部等を高信頼性
のもとで形成することが可能となる。
に、ターゲット中のＡｌ濃度が増加することによって、
リーク電流も増加することが分る。なお、同様の測定を
各ターゲットを用いて作製した10個のダイオードについ
て行ったところ、それぞれ同じ傾向を示した。すなわ
ち、上記実施例で得られた低Ａｌ含有量の金属材を用い
てスパッタターゲットを作製し、その金属ターゲットを
用いて目的とする薄膜を形成することによって、高集積
化された半導体素子の電極やコンタクト部等を高信頼性
のもとで形成することが可能となる。
【００４８】次に、Ｔｉターゲットの酸素含有量と、そ
れを用いて形成したＴｉＳｉ2 膜の比抵抗との関係につ
いて説明する。まず、上記実施例と同様にして作製した
酸素含有量が異なる 6種類のＴｉターゲット（各酸素含
有量：80ppm 、120ppm、 200ppm 、300ppm、550ppm、70
0ppm）をそれぞれ用い、成膜装置内を 1×10-5Torrに排
気した後にＡｒガスを 5×10-3Torrまで導入し、ＤＣマ
グネトロンスパッタリングによって多結晶Ｓｉ基板上
に、成膜速度 2.0μm ／時間で膜厚 0.2μm のＴｉ膜を
それぞれ成膜した。これらＴｉ膜の比抵抗を測定した後
に、それぞれに700℃で30秒間ランプアニールを施し、
ＴｉとＳｉとを反応させてＴｉＳｉ2 膜をそれぞれ形成
した。これらＴｉＳｉ2 膜についても同様に比抵抗を測
定した。なお、比抵抗は膜抵抗に膜厚を乗じたものであ
り、膜抵抗を直流 4探針法（ナプソン (株) 製、RESIST
EST-8A）によって測定し求めた。Ｔｉターゲット中の酸
素量とＴｉ膜の比抵抗との関係を表２に示す。また、Ｔ
ｉ膜の比抵抗とＴｉＳｉ2膜の比抵抗との関係を図６に
示す。
れを用いて形成したＴｉＳｉ2 膜の比抵抗との関係につ
いて説明する。まず、上記実施例と同様にして作製した
酸素含有量が異なる 6種類のＴｉターゲット（各酸素含
有量：80ppm 、120ppm、 200ppm 、300ppm、550ppm、70
0ppm）をそれぞれ用い、成膜装置内を 1×10-5Torrに排
気した後にＡｒガスを 5×10-3Torrまで導入し、ＤＣマ
グネトロンスパッタリングによって多結晶Ｓｉ基板上
に、成膜速度 2.0μm ／時間で膜厚 0.2μm のＴｉ膜を
それぞれ成膜した。これらＴｉ膜の比抵抗を測定した後
に、それぞれに700℃で30秒間ランプアニールを施し、
ＴｉとＳｉとを反応させてＴｉＳｉ2 膜をそれぞれ形成
した。これらＴｉＳｉ2 膜についても同様に比抵抗を測
定した。なお、比抵抗は膜抵抗に膜厚を乗じたものであ
り、膜抵抗を直流 4探針法（ナプソン (株) 製、RESIST
EST-8A）によって測定し求めた。Ｔｉターゲット中の酸
素量とＴｉ膜の比抵抗との関係を表２に示す。また、Ｔ
ｉ膜の比抵抗とＴｉＳｉ2膜の比抵抗との関係を図６に
示す。
【００４９】
【表２】 表２および図６の結果から明らかなように、Ｔｉターゲ
ット中の酸素量を減らすことによって、Ｔｉ膜の比抵抗
を低くすることができる。また、Ｔｉ膜の比抵抗を低く
することによって、ＴｉＳｉ2 膜の比抵抗を低くするこ
とができることが分る。特に、酸素含有量が250ppm以下
のＴｉターゲットを使用することによって、比抵抗15μ
Ω・cm以下という低抵抗のＴｉＳｉ2 膜が得られる。そ
して、ＴｉＳｉ2 膜を低抵抗化することは、半導体素子
における信号の遅延を防止することを意味し、より信頼
性の高い半導体素子を得ることが可能となる。
ット中の酸素量を減らすことによって、Ｔｉ膜の比抵抗
を低くすることができる。また、Ｔｉ膜の比抵抗を低く
することによって、ＴｉＳｉ2 膜の比抵抗を低くするこ
とができることが分る。特に、酸素含有量が250ppm以下
のＴｉターゲットを使用することによって、比抵抗15μ
Ω・cm以下という低抵抗のＴｉＳｉ2 膜が得られる。そ
して、ＴｉＳｉ2 膜を低抵抗化することは、半導体素子
における信号の遅延を防止することを意味し、より信頼
性の高い半導体素子を得ることが可能となる。
【００５０】次に、第２の高純度金属材の製造方法を適
用した各例について説明する。
用した各例について説明する。
【００５１】実施例５ まず、ＫＣｌ−ＮａＣｌ電解浴（ＫＣｌ：16重量％、Ｎ
ａＣｌ：84重量％）中にスポンジＴｉからなる電極を投
入し、電解温度 755℃、電流 200A 、電圧80Vで溶融塩
電解し、粒状の針状粗Ｔｉ材を作製した。次に、上記針
状粗Ｔｉ材に対して塩酸水溶液（50％）による表面層の
除去処理を施した。この酸処理は、アルゴン雰囲気中に
おいて上記塩酸水溶液中に時間を変化させて浸漬し、そ
の後純水により洗浄し、乾燥させることによって行っ
た。このようにして、酸処理による表面層の除去量が異
なる数種のＴｉ材を作製した。ここで、上記酸処理前の
針状粗Ｔｉ材のＡｌ含有量を、表面からの深さとの関係
として求めた。その結果を図７に示す。同図から明らか
なように、表面から10μm 程度の表層部を除去すること
によって、著しく不純物量が減少することが分る。
ａＣｌ：84重量％）中にスポンジＴｉからなる電極を投
入し、電解温度 755℃、電流 200A 、電圧80Vで溶融塩
電解し、粒状の針状粗Ｔｉ材を作製した。次に、上記針
状粗Ｔｉ材に対して塩酸水溶液（50％）による表面層の
除去処理を施した。この酸処理は、アルゴン雰囲気中に
おいて上記塩酸水溶液中に時間を変化させて浸漬し、そ
の後純水により洗浄し、乾燥させることによって行っ
た。このようにして、酸処理による表面層の除去量が異
なる数種のＴｉ材を作製した。ここで、上記酸処理前の
針状粗Ｔｉ材のＡｌ含有量を、表面からの深さとの関係
として求めた。その結果を図７に示す。同図から明らか
なように、表面から10μm 程度の表層部を除去すること
によって、著しく不純物量が減少することが分る。
【００５２】次に、上記酸処理時間を変化させた粗Ｔｉ
粒をそれぞれＥＢ溶解用原料として用い、グラニュー投
入機に挿入し、真空中で汚染を防止しながらＥＢ溶解炉
に投入した。炉内を 1×10-5mbarの高真空にし、フレオ
ンバッフルで拡散ポンプオイルの混入を防ぎ、20kV、フ
ィラメント電流1.3A〜1.5A、ＥＢ出力26kW〜30kW、溶解
速度4kg/時間の条件でＥＢ溶解を行って、直径 135mmの
インゴットをそれぞれ作製した。
粒をそれぞれＥＢ溶解用原料として用い、グラニュー投
入機に挿入し、真空中で汚染を防止しながらＥＢ溶解炉
に投入した。炉内を 1×10-5mbarの高真空にし、フレオ
ンバッフルで拡散ポンプオイルの混入を防ぎ、20kV、フ
ィラメント電流1.3A〜1.5A、ＥＢ出力26kW〜30kW、溶解
速度4kg/時間の条件でＥＢ溶解を行って、直径 135mmの
インゴットをそれぞれ作製した。
【００５３】このようにして得た各Ｔｉ材の不純物量を
測定した。Ａｌ含有量と酸処理による除去量との関係を
表３に示す。なお、他の不純物量はいずれもＦｅ、Ｎ
ｉ、Ｃｒの各元素の含有量が1ppm以下、Ｎａ、Ｋの各元
素の含有量が0.01ppm 以下、酸素含有量が200 ppm 以下
であった。
測定した。Ａｌ含有量と酸処理による除去量との関係を
表３に示す。なお、他の不純物量はいずれもＦｅ、Ｎ
ｉ、Ｃｒの各元素の含有量が1ppm以下、Ｎａ、Ｋの各元
素の含有量が0.01ppm 以下、酸素含有量が200 ppm 以下
であった。
【００５４】
【表３】 表３の結果から明らかなように、この実施例によれば、
溶融塩電解法による粗Ｔｉ材の表面層を除去し、その後
ＥＢ溶解することで、半導体素子の電極、コンタクト
部、バリヤ層等の特性に悪影響を及ぼすＡｌの含有量が
少なく、また他の不純物も低減された高純度を満足する
Ｔｉ材が得られることが分る。
溶融塩電解法による粗Ｔｉ材の表面層を除去し、その後
ＥＢ溶解することで、半導体素子の電極、コンタクト
部、バリヤ層等の特性に悪影響を及ぼすＡｌの含有量が
少なく、また他の不純物も低減された高純度を満足する
Ｔｉ材が得られることが分る。
【００５５】なお、Ｚｒ材およびＨｆ材についても、上
記実施例５と同様にして高純度化を図ったところ、同様
な結果が得られた。
記実施例５と同様にして高純度化を図ったところ、同様
な結果が得られた。
【００５６】次に、本発明の高純度金属材を用いて形成
した配線網を有する半導体パッケージについて説明す
る。
した配線網を有する半導体パッケージについて説明す
る。
【００５７】図７は、半導体パッケージの一例の概略構
成を示す図である。同図においては、２１は絶縁基板２
２上にはんだ層２３によって搭載された半導体チップで
ある。この半導体チップ２１は、Ａｕリード線２４によ
ってリードフレーム２５と電気的に接続されている。ま
た、半導体チップ２１は、Ａｕリード線２４やリードフ
レーム２５と共に、封止樹脂２６によってモールディン
グされている。
成を示す図である。同図においては、２１は絶縁基板２
２上にはんだ層２３によって搭載された半導体チップで
ある。この半導体チップ２１は、Ａｕリード線２４によ
ってリードフレーム２５と電気的に接続されている。ま
た、半導体チップ２１は、Ａｕリード線２４やリードフ
レーム２５と共に、封止樹脂２６によってモールディン
グされている。
【００５８】上記半導体チップ２１は、配線網の一部の
形成材料として、本発明による高純度金属材を使用して
いる。この半導体チップ２１の詳細を、その製造方法と
共に、図９を参照して以下に説明する。
形成材料として、本発明による高純度金属材を使用して
いる。この半導体チップ２１の詳細を、その製造方法と
共に、図９を参照して以下に説明する。
【００５９】まず、p-Ｓｉ基板３１に対して熱酸化を施
し、p-Ｓｉ基板３１の表面に熱酸化膜を形成する。次い
で、ソース、ゲート、ドレインの各領域を除いて、選択
的に酸化処理を行い、フィールド酸化膜３２を形成す
る。次に、ソース、ドレインの各領域上の熱酸化膜を、
レジスト膜の形成とエッチング処理（以下、ＰＥＰ処理
と称する）とによって除去する。このＰＥＰ処理によっ
て、ゲート酸化膜３３が形成される。次に、ソース、ド
レインの各領域を除いてレジスト膜を形成した後、p-Ｓ
ｉ基板３１内に不純物元素を注入し、ソース領域３４お
よびドレイン領域３５を形成する。また、ゲート酸化膜
３３上に、ＭｏやＷ等のシリサイド膜３６を形成する。
次に、p-Ｓｉ基板３１の全面に、リンシリケートガラス
等からなる絶縁層３７を形成した後、ＰＥＰ処理によっ
てソース領域３４およびドレイン領域３５上のリンシリ
ケートガラス層３７を除去する。
し、p-Ｓｉ基板３１の表面に熱酸化膜を形成する。次い
で、ソース、ゲート、ドレインの各領域を除いて、選択
的に酸化処理を行い、フィールド酸化膜３２を形成す
る。次に、ソース、ドレインの各領域上の熱酸化膜を、
レジスト膜の形成とエッチング処理（以下、ＰＥＰ処理
と称する）とによって除去する。このＰＥＰ処理によっ
て、ゲート酸化膜３３が形成される。次に、ソース、ド
レインの各領域を除いてレジスト膜を形成した後、p-Ｓ
ｉ基板３１内に不純物元素を注入し、ソース領域３４お
よびドレイン領域３５を形成する。また、ゲート酸化膜
３３上に、ＭｏやＷ等のシリサイド膜３６を形成する。
次に、p-Ｓｉ基板３１の全面に、リンシリケートガラス
等からなる絶縁層３７を形成した後、ＰＥＰ処理によっ
てソース領域３４およびドレイン領域３５上のリンシリ
ケートガラス層３７を除去する。
【００６０】次に、リンシリケートガラス層３７を除去
した、ソース領域３４およびドレイン領域３５上に、バ
リア層３８をそれぞれ形成する。これらバリア層３８
は、本発明による高純度金属材を形成材料として用い
て、成膜したものである。すなわち、前述した実施例で
使用したＴｉターゲット、Ｚｒターゲット、Ｈｆターゲ
ット等と同様なものを用いて、窒素雰囲気中にて反応性
スパッタを行う。これらによって、Ａｌ含有量が極めて
少ない、ＴｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等が得られる。
これらをバリア層３８として使用する。
した、ソース領域３４およびドレイン領域３５上に、バ
リア層３８をそれぞれ形成する。これらバリア層３８
は、本発明による高純度金属材を形成材料として用い
て、成膜したものである。すなわち、前述した実施例で
使用したＴｉターゲット、Ｚｒターゲット、Ｈｆターゲ
ット等と同様なものを用いて、窒素雰囲気中にて反応性
スパッタを行う。これらによって、Ａｌ含有量が極めて
少ない、ＴｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等が得られる。
これらをバリア層３８として使用する。
【００６１】この後、Ａｌ蒸着膜３９を全面に形成し、
ＰＥＰ処理を施すことによって、所望形状の配線層を形
成する。また、全面にＳｉ3 Ｎ4 等からなる絶縁保護膜
４０を形成した後、その一部にＰＥＰ処理によりＡｕリ
ード線（２４）のボンディング用の開口部を形成して、
半導体チップ（２１）が完成する。
ＰＥＰ処理を施すことによって、所望形状の配線層を形
成する。また、全面にＳｉ3 Ｎ4 等からなる絶縁保護膜
４０を形成した後、その一部にＰＥＰ処理によりＡｕリ
ード線（２４）のボンディング用の開口部を形成して、
半導体チップ（２１）が完成する。
【００６２】このように、本発明の高純度金属材からＴ
ｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等を形成することにより、
配線密度が微細化された場合においても、健全なバリア
層３８を得ることができる。これは、バリア層３８内の
不純物濃度、すなわちＡｌ濃度をはじめとして、酸素濃
度、アルカリ濃度、重金属濃度を極めて低くすることが
できるためである。これにより、信頼性の高い半導体パ
ッケージを得ることが可能となる。
ｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等を形成することにより、
配線密度が微細化された場合においても、健全なバリア
層３８を得ることができる。これは、バリア層３８内の
不純物濃度、すなわちＡｌ濃度をはじめとして、酸素濃
度、アルカリ濃度、重金属濃度を極めて低くすることが
できるためである。これにより、信頼性の高い半導体パ
ッケージを得ることが可能となる。
【００６３】なお、上記実施例においては、本発明の高
純度金属材をバリア層の形成材料として用いた例につい
て説明したが、電極やコンタクト部の形成材料として用
いた場合についても、同様なことがいえる。また、上記
実施例では、ＤＩＰを例として説明したが、ＱＦＰやＰ
ＧＡ等においても同様な効果が得られる。
純度金属材をバリア層の形成材料として用いた例につい
て説明したが、電極やコンタクト部の形成材料として用
いた場合についても、同様なことがいえる。また、上記
実施例では、ＤＩＰを例として説明したが、ＱＦＰやＰ
ＧＡ等においても同様な効果が得られる。
【００６４】
【発明の効果】以上説明したように、本発明によれば、
Ａｌ量を極めて減少させたＴｉ材、Ｚｒ材、Ｈｆ材等の
高純度金属材を簡易な方法で、再現性よく得ることが可
能となる。そして、このような金属材をスパッタ法にお
けるターゲット材として使用することにより、高集積化
された半導体素子の電極、コンタクト部、バリア層等と
して、低Ａｌ量の金属膜や金属化合物膜を再現性よく形
成することが可能となる。よって、半導体素子や半導体
パッケージの信頼性向上に大きく寄与する。
Ａｌ量を極めて減少させたＴｉ材、Ｚｒ材、Ｈｆ材等の
高純度金属材を簡易な方法で、再現性よく得ることが可
能となる。そして、このような金属材をスパッタ法にお
けるターゲット材として使用することにより、高集積化
された半導体素子の電極、コンタクト部、バリア層等と
して、低Ａｌ量の金属膜や金属化合物膜を再現性よく形
成することが可能となる。よって、半導体素子や半導体
パッケージの信頼性向上に大きく寄与する。
【図１】 本発明の高純度金属材の一製造方法としての
ヨウ化物分解法を適用した精製装置の一例を示す図であ
る。
ヨウ化物分解法を適用した精製装置の一例を示す図であ
る。
【図２】 本発明の実施例で作製したダイオードの構成
を説明するための図である。
を説明するための図である。
【図３】 本発明の実施例で作製したＴｉターゲット中
のＡｌ量とそれを用いて形成したＴｉＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
のＡｌ量とそれを用いて形成したＴｉＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
【図４】 本発明の実施例で作製したＺｒターゲット中
のＡｌ量とそれを用いて形成したＺｒＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
のＡｌ量とそれを用いて形成したＺｒＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
【図５】 本発明の実施例で作製したＨｆターゲット中
のＡｌ量とそれを用いて形成したＨｆＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
のＡｌ量とそれを用いて形成したＨｆＳｉ2 膜を有する
ダイオードのリーク電流との関係を示すグラフである。
【図６】 本発明の実施例で成膜したＴｉ膜の比抵抗と
それを用いて形成したＴｉＳｉ2 膜の比抵抗との関係を
示すグラフである。
それを用いて形成したＴｉＳｉ2 膜の比抵抗との関係を
示すグラフである。
【図７】 本発明の実施例における溶融塩電解法による
Ｔｉ材の表面からの距離とＡｌ量との関係を示すグラフ
である。
Ｔｉ材の表面からの距離とＡｌ量との関係を示すグラフ
である。
【図８】 本発明の実施例による半導体パッケージの概
略構成を示す断面図である。
略構成を示す断面図である。
【図９】 図８に示した半導体パッケージに用いた半導
体チップの概略構成を示す断面図である。
体チップの概略構成を示す断面図である。
１１……n-Ｓｉ基板 １２……多結晶Ｓｉ層 １３……金属シリサイド膜 １４……ソース領域 １５……ドレイン領域 １６……ＳｉＯ2 膜 ２１……半導体チップ ２２……絶縁基板 ２４……Ａｕリード線 ２５……リードフレーム ２６……封止樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ // Ｃ２２Ｃ 14/00 Ｃ２２Ｃ 16/00 16/00 28/00 Ｂ 28/00 Ｈ０１Ｌ 21/88 Ｍ (72)発明者 佐藤 道雄 神奈川県横浜市磯子区新杉田町８ 株式 会社東芝 横浜事業所内 (72)発明者 山野辺 尚 神奈川県横浜市磯子区新杉田町８ 株式 会社東芝 横浜事業所内 (72)発明者 牧 利広 神奈川県横浜市磯子区新杉田町８ 株式 会社東芝 横浜事業所内 (72)発明者 安藤 茂 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 総合研究所内 (72)発明者 八木 典章 神奈川県横浜市磯子区新杉田町８ 株式 会社東芝 横浜事業所内 (56)参考文献 特開 平２−213490（ＪＰ，Ａ) 特開 平３−177594（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C22B 34/12 - 34/14 C23C 14/34 H01L 21/285 H01L 21/3205 C22C 14/00 - 16/00 C22C 28/00
Claims (15)
- 【請求項１】 チタン、ジルコニウムおよびハフニウム
から選ばれた1種の高純度金属材を製造するにあたり、 前記チタン、ジルコニウムおよびハフニウムから選ばれ
た1種の金属を主とする粗金属材を精製する過程で、前
記粗金属材の表面近傍に集中して存在するＡｌを含む不
純物元素量を相対的に減少させる処理により、Ａｌ含有
量を10ppm以下とすることを特徴とする半導体素子形成
用高純度金属材の製造方法。 - 【請求項２】 前記粗金属材の表面近傍に集中して存在
するＡｌを含む不純物元素量を相対的に減少させる処理
は、前記粗金属材に対して表面処理を施し、前記粗金属
材の表面近傍に存在する汚染層を選択的に除去する工程
を有することを特徴とする、請求項１記載の半導体素子
形成用高純度金属材の製造方法。 - 【請求項３】 前記粗金属材の表面近傍に集中して存在
するＡｌを含む不純物元素量を相対的に減少させる処理
は、前記粗金属材を酸液またはアルカリ溶液で表面処理
することによって、前記粗金属材の表面近傍に存在する
汚染層を選択的に除去する工程を有することを特徴とす
る、請求項１記載の半導体素子形成用高純度金属材の製
造方法。 - 【請求項４】 前記粗金属材の表面近傍に集中して存在
するＡｌを含む不純物元素量を相対的に減少させる処理
は、前記粗金属材の表面をヨウ素、フッ素、塩素および
臭素から選ばれるハロゲンガスと反応させ、反応生成物
を除去することによって、前記粗金属材の表面近傍に存
在する汚染層を選択的に除去する工程を有することを特
徴とする、請求項１記載の半導体素子形成用高純度金属
材の製造方法。 - 【請求項５】 前記粗金属材をヨウ化物分解法により精
製することを特徴とする、請求項１記載の半導体素子形
成用高純度金属材の製造方法。 - 【請求項６】 前記粗金属材の表面近傍に集中して存在
するＡｌを含む不純物元素量を相対的に減少させた金属
材を、さらに高真空下で電子ビーム溶解することを特徴
とする、請求項１記載の半導体素子形成用高純度金属材
の製造方法。 - 【請求項７】 前記Ａｌ含有量を5ppm以下とすることを
特徴とする、請求項１記載の半導体素子形成用高純度金
属材の製造方法。 - 【請求項８】 前記Ａｌ含有量を1ppm以下とすることを
特徴とする、請求項１記載の半導体素子形成用高純度金
属材の製造方法。 - 【請求項９】 ＮａおよびＫの各元素の含有量を0.1ppm
以下、Ｆｅ、ＮｉおよびＣｒの各元素の含有量を10ppm
以下、酸素含有量を250ppm以下とすることを特徴とす
る、請求項１記載の半導体素子形成用高純度金属材の製
造方法。 - 【請求項１０】 前記ＮａおよびＫの各元素の含有量を
0.05ppm以下、前記Ｆｅ、ＮｉおよびＣｒの各元素の含
有量を5ppm以下、前記酸素含有量を200ppm以下とするこ
とを特徴とする、請求項９記載の半導体素子形成用高純
度金属材の製造方法。 - 【請求項１１】 ＵおよびＴｈの各元素の含有量を0.00
1ppm以下とすることを特徴とする、請求項９記載の半導
体素子形成用高純度金属材の製造方法。 - 【請求項１２】 チタン、ジルコニウムおよびハフニウ
ムから選ばれた1種の金属を主とする粗金属材をヨウ化
物分解法によって精製する工程と、 この精製された金属材を高真空下で電子ビーム溶解する
工程とを有することを特徴とする半導体素子形成用高純
度金属材の製造方法。 - 【請求項１３】 前記高純度金属材はターゲット用であ
ることを特徴とする、請求項１記載の半導体素子形成用
高純度金属材の製造方法。 - 【請求項１４】 前記高純度金属材は配線用であること
を特徴とする、請求項１記載の半導体素子形成用高純度
金属材の製造方法。 - 【請求項１５】 前記高純度金属材は半導体素子の電
極、コンタクト部およびバリヤ層から選ばれる少なくと
も1種の配線の形成に用いられることを特徴とする、請
求項１記載の半導体素子形成用高純度金属材の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18514195A JP3228660B2 (ja) | 1990-02-15 | 1995-07-21 | 半導体素子形成用高純度金属材の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-36908 | 1990-02-15 | ||
| JP3690890 | 1990-02-15 | ||
| JP18514195A JP3228660B2 (ja) | 1990-02-15 | 1995-07-21 | 半導体素子形成用高純度金属材の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018949A Division JP2921799B2 (ja) | 1990-02-15 | 1991-02-12 | 半導体素子形成用高純度スパッタターゲットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0853756A JPH0853756A (ja) | 1996-02-27 |
| JP3228660B2 true JP3228660B2 (ja) | 2001-11-12 |
Family
ID=26376005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18514195A Expired - Lifetime JP3228660B2 (ja) | 1990-02-15 | 1995-07-21 | 半導体素子形成用高純度金属材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228660B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW373026B (en) * | 1997-06-06 | 1999-11-01 | Shigenori Okudaira | Method for refining titanium and apparatus to produce the refined titanium |
| KR100698744B1 (ko) | 2003-03-07 | 2007-03-23 | 닛코킨조쿠 가부시키가이샤 | 하프늄 합금 타겟트 및 그 제조방법 |
| KR20190018561A (ko) | 2014-03-31 | 2019-02-22 | 가부시끼가이샤 도시바 | 스퍼터링 타깃의 제조 방법 및 스퍼터링 타깃 |
| ES2828958T3 (es) | 2015-12-23 | 2021-05-28 | Norsk Hydro As | Método para la producción de una aleación de aluminio tratable térmicamente con propiedades mecánicas mejoradas |
-
1995
- 1995-07-21 JP JP18514195A patent/JP3228660B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0853756A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0915177B1 (en) | Highly purified hafnium and sputtering target using the same | |
| KR910009316B1 (ko) | 실리콘 함유 금속층을 선택적으로 형성하는 방법 | |
| US4793854A (en) | Highly pure titanium and process for producing the same | |
| JP3713332B2 (ja) | 単結晶銅ターゲット及びその製造方法 | |
| EP0377137A1 (en) | Method for selective deposition of refractory metals on silicon substrates | |
| EP0137166A2 (en) | High-purity molybdenum target and high-purity molybdenum silicide target for LSI electrodes and process for producing the same | |
| JPH1180942A (ja) | Ｔａスパッタターゲットとその製造方法及び組立体 | |
| JP2921799B2 (ja) | 半導体素子形成用高純度スパッタターゲットの製造方法 | |
| JP3727115B2 (ja) | スパッタリングターゲットの製造方法 | |
| JP3031474B2 (ja) | 高純度タンタル材，タンタルターゲット，薄膜および半導体装置の製造方法 | |
| JP3974945B2 (ja) | チタンスパッタリングターゲット | |
| JP3228660B2 (ja) | 半導体素子形成用高純度金属材の製造方法 | |
| JP3103527B2 (ja) | 半導体素子形成用配線膜および半導体パッケージ | |
| JP4198811B2 (ja) | 高純度チタンの製造方法 | |
| JPH0860350A (ja) | 高純度金属材の製造方法、スパッタターゲットの製造方法および配線網の形成方法 | |
| JPH10317073A (ja) | 半導体素子形成用配線膜および半導体パッケージ | |
| JP3621582B2 (ja) | スパッタターゲット | |
| JPH0813141A (ja) | スパッタリングターゲット及びその製造方法 | |
| JP4206403B2 (ja) | 半導体内部配線の製造方法 | |
| JP3471266B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH108245A (ja) | 高純度Ｔｉ材および高純度Ｔｉターゲット | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JP2698752B2 (ja) | 薄膜形成用高純度チタン材、それを用いて形成されてなるターゲットおよび薄膜 | |
| EP0496637A2 (en) | High purity conductive films and their use in semiconductors | |
| JP3021900B2 (ja) | 半導体素子用高純度導電性膜，それを用いた半導体素子および半導体素子用高純度導電性膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |