JPS62257196A - マトリクス表示パネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はマトリクス表示パネルの駆動方法において、 走査側駆動回路のスイッチング素子を駆動する場合に比
較的高電圧を印加り゛ることから高耐圧の高価なスイッ
チング素子を必要とする問題点を解決り−るため、 走査側駆動回路のスイッチング素子に駆動電圧パルスを
印加する前に予めペアスタル電圧を印加しておくことに
より、 耐圧の低い安価なスイッチング素子゛Ｃ構成し得るよう
にしたものである。

（産業上の利用分野） 本発明はマトリクス表示パネル、特に、薄１１ｆｆＥＬ
マトリクス表示パネルの駆動方法に関する。このような
マトリクス表示パネルは０Ａｔｆｌ器の端末機やパーツ
フルコンピユータ等の表示部等に適用されることが期待
されており、表示パネルの低価格化及び長寿命化を含め
た長Ｉ１１信頼性が必要である。

〔従来の技術〕

第６図は従来方法に用いられる駆動回路のブロック図を
示ず。同図中、１は走査側駆動回路で、レベル変換回路
、シフトレジスタ、ラップ回路、プルオンリドライバに
で構成され、走査データ信号、クロック信号、ラッチ信
号、ストローブ信号からなる走査側制御信号を供給され
る一方、走査側スイッチ切換信号によるスイッチＳＷ　
１〜Ｓ　Ｗ　３の切換えによって走査パルス電圧−Ｖｓ
、リフレッシュパルス電圧→ＶＲを印加されることにに
す、第８図（Ｂ）〜（Ｄ）に示す−走査側パルスＳ＋　
、Ｓ２　、・・・、ＳＮが取出され、この走査側パルス
は［Ｌマトリクス表示パネル２の各走査側電極に印加さ
れる。

一方、３はデータ側駆動回路で、シフｉ・レジメタ、ラ
ッチ回路、プッシュプルドライバにて構成され、データ
信号、クロック信号、ラッチ信号、ストローブ信号から
なるデータ制御信号を供給されることによってデータ側
パルスが取出され、このデータ側パルスはＥｌ−マトリ
クス表示パネル２の各データ側電極に印加される。

ここで、例えばマトリクス表示パネル２の１番目のデー
タ側電極に走査側１番目〜Ｎ番目まで全てデータ側パル
スＤｉ　　（大８図（Δ））が印加されてその他のデー
タ側電極にはｆ−夕側パルスが印加されない場合、ｉｌ
目のデータ電極上の絵素には第８図（Ｅ）へ・（Ｇ）に
示す駆動電圧り、−Ｓ＋　、Ｊ　−８ｚ　、・・・、Ｄ
ｉ−８Ｎが印加される。

第８図（Ｅ）〜（Ｇ）中、→−ＶＡは走査側パルスとデ
ータ側パルスとの重畳によって１ｑられる発光選択電圧
（駆！ＩｉＪ＋電圧）、Ｖｌ？はりフレッシュ電圧であ
り、第８図（Ｅ）〜（Ｇ）中、＋ＶＭは１番目のデータ
側パルスＤｉによって生じる正極性半選択電圧である。

第８図（Ｅ）〜（Ｇ）において、所定の絵素は発光選択
電圧十Ｖへ及びリフレッシュ電圧−ＶＲを印加されるこ
とによって発光づる。この場合、発光選択電圧十ＶＡ印
加による発光によって分極電荷を生じた場合のみリフレ
ッシュ電圧−ＶＲ印加によって再発光する。この動作は
１フレーム（１６，７Ｉｉｓ）毎に繰り返される。

第７図は従来方法に用いる駆動回路の一部のｕ路図を示
し、同図中、第６図と同一構成部分には同一番号、同一
符号を付す。走査側駆動回路１はＮチ１１ンネルのＦＥ
Ｔの１ルオンリドライバにて構成され、走査側制御信号
によって第８図（Ｂ）〜（１〕）に示づ走査側パルスＳ
ｌ　＊　Ｓ２　＊・・・。

ＳＮを出力する。この場合、走査制御スイッチ切換信号
の所定タイミングに応じ、スイッチＳＷ＋。

ＳＷ２　、ＳＷ３がオン、オフされ、上記リフレッシ：
ｘハ）Ｌｔス（＋Ｖｎ　）　　（＋　２１０ｖ）、走査
パルス（−Ｖｓ　）　　（−１６０Ｖ　）　、　７−ス
レへ）ｔｔカｍラレる。

一方、データ側駆動回路３はＮチャンネル及び［）チ）
！ンネルのＦＥＴのプッシュプルドライバにて構成され
、データ側制部信号によって例えば第８図（Ａ）に示す
データ側パルスＤｉを出力する。

〔発明が解決しようとする問題点〕

ここで、走査側駆動回路１のプルオンリドライバのＦＦ
ＴＱＩ”−ＱＮの耐圧について考えてみる。

走査側パルスを出力する場合、ＦＦＴＱＩ−ＱＮ各ソー
スにはスイッチＳ　Ｗ　３にｊ；つて−１６０■の電位
が印加される。例えば、スキャン側パルスＳ１を出力づ
る場合、ＦＩＥｒＱ＋はオンになっていてソース・ドレ
イン間電圧は零とみなしくｑるので特に問題はないが、
オフになっている伯の「１モＴ　Ｑ　２〜ＱＮのドレイ
ンは零になっているのでこのＦ　Ｅ　Ｔのソース・ドレ
イン間には電圧１６０Ｖが印加される。

即ら、一般に、ＦＥＴのソース・ドレイン間には等洒ダ
イオードが図示の向きで接続されてＪ３す、特に、オン
になっているＦＦＴＱＩのソース・ドレイン間の電圧は
実質的に零とみなし得るが、オフになっているＦＥＴＱ
２〜ＱＮのソース・ドレイン間には等価ダイオードの逆
方向に電圧１６０Ｖが印加される。他の走査側パルスＳ
２．・・・を出力する場合もこれに準じる。

このため、この従来方法によると、各ＦＥＴＱ＋　、Ｑ
２’、・・・、ＱＮはこの電＆：１ｅｏｖとデータ側パ
ルス電圧５０■（実質的に電圧変動となる）との和の電
圧２１０Ｖ以上の耐圧を有する高ｌＩＩなＦＥＴを必要
とし、回路を安価に構成し得ない問題点があった。

なお、ＰチャンネルのＦＦＴの等価ダイオードは第７図
示の等両ダイオードの向きと逆になり、走査側パルス−
Ｖ　Ｓ印加時、オフとなっているＦＥＴも全てこの専価
ダイオードを介してオンとなってしまうので、この回路
構成では走査側駆動回路１にＰチ１１ンネルのＦＥＴを
用いることはできない。

（問題点を解決するための手段） 第１図は本発明方法による駆動電圧波形を示す。

同図において、＋Ｖｐ　、−Ｖｐは駆動電圧パルス（＋
ＰＷ）（−ＰＷ）の印加前に印加するペデスタル電圧、
Ｖｎは表示セルを再発光ｒＪ−るためのリフレッシュ電
圧である。

第２図は本発明方法に用いる駆動回路のブロック図を示
す。４は少なくとも相補動作を行なって走査側パルスＳ
＋　、Ｓｚ　、・・・を出力づるスイッチング素子４Ｐ
、４Ｎを設けられた走査側駆動回路、５は相補動作を行
なってデータ側パルスＤ＋。

Ｄ２．・・・を出力するスイッチング素子５Ｐ、５Ｎを
設けられたデータ側層Ｖノ回路、６＋　、　６２　Ｇよ
ペデスタル電ｙ〜［十Ｖｐ　、　−Ｖｐ　、走査側パル
ス雷Ｅｔ＋　Ｖｓ　’　、　　Ｖｓ　’　、リフレ・ン
シニｔ　７Ｅ圧十Ｖｌ？’。

−ＶＦ？’　を切換え出力する電源供給回路である。

〔実施例〕

第３図は本発明方法に用いられる駆動回路のブロック図
、第４図はこの駆動回路の一部の回路図を示し、各図中
、？Ａ６図、第７図と同一（ｊう酸部分には同一番号を
付ず、第３図及び第１１図中、４（ま走査側駆動回路で
、第４図に示す如く、ＰチャンネルＦＥＴＸρＩ−ＸＰ
Ｎ（４Ｐ）及びＮ１ヤンネ／Ｌ／ＦＥＴＸＮＩ　〜ＸＮ
Ｎ（４Ｎ）（７）プッシュプルドライバを設けられてお
り、夫々のドレインは共通に接続されて表示パネル２の
走査側電極Ｓ＋。

８２、・・・、ＳＮに接続されており、夫々のソースは
後述の７ｔｆ諒供給回路に接続されている。５はデータ
側駆動回路で、従来例と同様にＰチャンネルＦＥＴ５Ｐ
、Ｎチ１！ンネルＦＥＴ５ＮのプツシＪ。

プルドライバにて構成されているが、電源型り、は２５
Ｖとされている。

６＋　、６２は電源供給回路である。第５図（Ｂ）に示
す走査側パルス電圧波形と共に説明すると、Ｓ　Ｗ　Ｉ
Ｉ　２はｔ２極性ペデスタルパルス（−ＶＰ）（−１６
５ｖ）ヲ得６　ｊ；−メ（７）　ス４　ソチ、Ｓ　Ｗ　
Ｉ　４は走査側パルス（−Ｖｓ’　）（−１９０Ｖ）を
得るためのスイッチ、Ｓ　Ｗ　Ｉ　ｓはｆ！４極性ペデ
スタル電圧（−Ｖｐ　）　　（−１６！ＩＶ）に復帰さ
せるためのスイッチ、Ｓ　Ｗ　Ｉ　３は負掻性パルスか
らアースレベルに戻すためのスイッチ、Ｓ　Ｗ　Ｉ　＋
は正極性リフレッシュパルス（＋ＶＲ’　）（＋　１９
０Ｖ）　を得るためのスイッチ、Ｓ　Ｗ　ＩＩ　３は１
権性パルスからアースレベルに戻すためのスイッチ、Ｓ
　Ｗ　ＩＩ　＋は負極性リフレッシユバ）Ｌｔ）、　（
−ＶＲ’　　＞　　（−１９０Ｖ）を得るためのスイッ
チ、Ｓ　Ｗ　Ｉ　２は正極性ペデスタルパルス（＋Ｖｐ
　）　　（＋　１９０Ｖ）を得るためのスイッチ、Ｓ　
Ｗ　Ｉｆ　ｓは走査側パルス（十Ｖｓ’　）（＋　２ｔ
５Ｖ　）を得るためのスイッチ、Ｓ　Ｗ　ＩＩ　ｓは正
極性ペデスタル電［（−トＶＰ　）　　（＋　１９０Ｖ
）　ｋ：復帰させるためのスイッチであり、これらは走
査側スイッチ切換信号によって切換えられる。この他の
走査側パルス電圧波形を得る場合もこれに準じる。

なお、スイッチの信号の付近に記ず矢印はスイッチオン
時における電流の方向を示す。

ここで、第１フレームにおいて、スイッチＳＷ■２がオ
ンすると、走査側駆動回路４のＰチｔＩンネルＦＥＴＸ
ＰＩ−ＸＰＮの等価ダイオードを介して電流が流れ、各
ＦＥＴの共通ドレインリーなわら全走査電極には電圧−
１６５Ｖのペデスタル電ロー（−ＶＰ）が印加される。

この場合、Ｐチ１７ンネルＦＥＴＸｐ　＋〜ＸＰＮのソ
ース・ドレイン問電圧は実質的に零とみなし得る。

次に、第５図（１３）に示ず如く、スイッチＳＷ工４が
オン、走査側１番目のＮチャンネルＦＥＴＸＮＩがオン
すると、Ｐｙ−ヤンネルＦＥＴＸｐ＋及びＮチャンネル
ＦＥＴＸＮＩの共通ドレインすなわち走査電極Ｓ１には
電圧−１９０ｖの走査側電圧（−Ｖｓ’）が印加される
。この場合、各ＦＦＴの共通ドレインは予めペデスタル
電圧−１６５■が印加されているので、オフになってい
る他のＮチｉｒンネルＦＥＴＸＮ２〜ＸＮＮに印加され
る電圧ハ２５Ｖ　（＝　１９０Ｖ−１６５Ｖ）Ｔ−アル
。

次に、スイッチＳ　Ｗ　Ｉ　ｓがオンすると、１〕ヂヤ
ンネルＦＥＴＸｐ＋及びＮヂャンネルＦＥＴＸＮ＋の共
通ドレインすなわら走査電極Ｓ１は電圧−１６５Ｖのペ
デスタル電圧（−ＶＰ）に復帰する。以上の動作を走査
電極８２〜ＳＮに対して同様に繰返すことにより、各走
査電極にペデスタル電圧に重畳された夫々の走査電圧パ
ルス（−Ｖｓ’）を印加する。最後の走査電極ＳＮに走
査電極パルスを印加した後、スイッチＳ　Ｗ　Ｉ　３を
オンすると、各ＦＥＴの共通ドレインすなわら全走査″
、ｔｆｔｋはアースレベルに戻る。

次に、スイッチＳ　Ｗ　Ｉ’　＋がオン、各ＦＥＴＸＮ
Ｉ〜ＸＮＮがオンすると、各共通ドレイン（全走査電極
）には電圧＋１９０■のリフレッシュ電圧（＋ＶＲ’　
）が印加され、次に、スイッチＳＷＩ［３がオンすると
各ＦＥｒの共通ドレイン（全走査電極）はアースレベル
に戻る。さらに、スイッチＳ　Ｗ　ＩＦ　１がオン、各
Ｆ　Ｅ　ｒＸｐ　＋　−Ｘｐ　Ｎがオンすると、各共通
ドレイン（全走査ｆｆｉ極）には電圧−１９０Ｖのリフ
レッシュ電圧（−ＶＲ’　）が印加され、次にスイッチ
Ｓ　Ｗ　Ｉ　３がオンすると各Ｆ　Ｅ　Ｔの共通ドレイ
ン（全走査電極）はアースレベルに戻る。

一方、データ側駆動回路５より走査側パルス５ｌ−３Ｎ
に同１１１Ｊ　してデータ側パルスＤｉが供給されるこ
とにより、絵素（ｉ、１）（ｉ、２）。

（ｉ、Ｎ）には第５図（Ｅ）、（Ｆ）、（Ｇ）に示す駆
動電圧Ｄｉ−８＋　、Ｄｌ−３２、ＤＨ−３Ｎが印加さ
れる。この場合、走査側パルス１３同１ｖ１シた期間発
光選択電圧（ＰＷ）（＋　２１５Ｖ＝走査側電圧１９０
Ｖ＋データ側パルス電圧２５Ｖ）が印加され、それ以外
の１９１間は電圧１６５■が印加され、更に、リフレッ
シュ区間はリフレッシュ雷汀−１９０Ｖ　、　＋　１９
０Ｖ　／ｒ＜印加サレル。

このように、第１フレームでは各ＦＦＴともに走査側パ
ルス−Ｖｓ’　を印加する前に予めペデスタル電圧−Ｖ
ｐを印加してＪ３き、それから電圧−１９０Ｖの走査側
パルス−Ｖｓ′を印加するようにしているので、オフに
なっているＦＥＴは２５Ｖ（＝　１９０Ｖ　−１６５Ｖ
）とデータ側パルス電圧２５Ｖ（実質的に電）王変動に
なる）との和の電圧５０Ｖ以上の耐圧を右するＦＥＩ−
でよい。

次に第２フレームにおいて、スイッチＳ　Ｗ　Ｉ　２が
オンすると、走査側駆動回路４のＮチ１１ンネルＦＥＴ
ＸＮＩ〜ＸＮＮの等価ダイオードを介して電流が流れ、
各ＦＥＴの共通ドレイン（全走査電極）には電圧＋１９
０Ｖのペデスタル電圧（＋Ｖｐ　）が印加される。この
場合、Ｎブ１シンネルＦＥＴＸＮＩ〜ＸＮＮのソース・
ドレイン問電圧ｔよ実゛貫的に零とみなし得る。

次に、第５図（Ｂ）に示す゛如く、スイッチＳＷ■４が
オン、走査側１番目のＰチャンネルＦＦＴＸｐ＋がオン
すると、Ｎチｔ？ンネルＦＥＴＸＮＩ及びＰチャンネル
ＦＥＴＸｐ＋の共通ドレイン（走査電極Ｓ＋　）には電
圧＋２１５Ｖの走査側雷ｊ［（＋Ｖｓ’　　）が印加さ
れる。この場合、各Ｆ　ＩＦ　Ｔの共通ドレインには予
めペデスタル電圧Ｈ圧＋　１９０Ｖが印加されているの
で、オフになっている他のＰチ１ｔネルＦＥＴＸＰ２〜
Ｘ１３Ｎに印加される電圧は２５Ｖ　（＝　２１！ＩＶ
−１９０Ｖ）　ｔ”アル。

次に、スイッチＳ　Ｗ　ＩＩ　ｓがオンすると、Ｐチ１
１ンネルＦＥＴＸｐ＋及びＮデセンネルＦＥＩＸＮＩの
共通ドレイン（走査電極Ｓｔ　）は電圧＋　１９０Ｖの
ペデスタル電圧（−１−ＶＰ）に復帰する。

以上の動作を走査電極Ｓ＋”Ｓｑに対して同様に繰返す
ことにより、各走査電極にペデスタル電圧に重心された
夫々の走査電圧パルス（−←Ｖｓ’）を印加する。最後
の走査電極ＳＮに走査電圧パルスを印加した後、スイッ
チＳ　Ｗ　Ｉｆ　３をオンすると、各ＦＥＴの共通ドレ
イン（全走査電極）はアースレベルに戻る。

次に、スイッチＳ　Ｗ　ＩＩ　＋がオン、各ＦＥＴＸ）
）１〜ＸＰＮがオンＪると、各共通ドレイン（全走査電
極）には電圧−１９０ｖのリフレッシュ電圧（−ＶＲ’
）が印加され、次に、スイッチＳＷ　Ｉ　３がオンする
と各ＦＥＴの共通ドレイン（全走査電極）はアースレベ
ルに戻る。さらに、スイッチＳ　Ｗ　Ｉ　＋がオン、各
ＦＥＴＸＮＩ〜ＸＸＮがオンすると、各共通ドレイン（
全走査電極）には＝　圧＋　１９０Ｖ　（７）　ｊＪ　
７　Ｌ’　ッシ、：Ｌ電１］−（＋ＶＲ’）が印加され
、次に、スイッチＳ　Ｗ　ＩＩ　３がオンすると各ＦＥ
Ｔの共通ドレイン（全走査電極）はアースレベルに戻る
。

一方、データ側駆動回路５より走査側パルス８１〜ＳＮ
に同期してデータ側パルスＤ１が供給されることににす
、絵素（ｉ、１）（ｉ、２）。

（ｉ、Ｎ）には第５図（Ｅ）、（Ｆ）、（Ｇ）に示す駆
動量Ｊ、（Ｄ・−８＋　、Ｄ・−３２，Ｄ　ｉ−ＳＮが
印加される。この場合、走査側パルスに同期した期間発
光選択電圧（駆動電圧）（−Ｐ’ｗ）（−２１５Ｖ）が
印加され、それ以外のＩＩ間は電Ｌ＋−１６５Ｖが印加
され、更に、リフレッシュ区間はリフレッシュ電圧＋１
９０Ｖ、　−１９０Ｖが印加される。

このように、第２フレームでは各ＦＦＴともに走査側パ
ルス＋Ｖｓ’を印加する前に予めペデスタル電圧十Ｖ−
ｐを印加しておき、それから電Ｅ［＋　２１５Ｖの走査
側パルス＋Ｖ　Ｓ′　を印加するようにしているので、
Ａ）になっているＦＦ’Ｔは２５Ｖ（＝　２１５Ｖ　−
１９０Ｖ）とデータ側パルス電圧２５Ｖ（実質的に電圧
変動になる）との和の電圧５０Ｖ以上の耐圧を右するＦ
ＥＴでよい。

なお、ツェナーダイオードＤｚは前記ＦＥＴオフ時の２
５Ｖと電圧ａｆｌＪの２５Ｖとの和の電圧の５０Ｖに設
定されており、各ＦＥＴの保護用として設けられている
。

又、第５図（Ａ）において、データ側パルスの基準電圧
は第１フイールドでは零Ｖ％第２フィールドでは２５Ｖ
に設定さ′れてＪ３す、第１フイールドでは零■から２
５Ｖに立−ヒって再び零Ｖに立下る区間の電圧（Ｘ印に
て承り）をデータ側パルス情報としているのに対し、第
２フイールドでは２５Ｖから零ｖに立下って再び２５Ｖ
に立上る区間の電圧（Ｘ印にて示ず）をデータ側パルス
情報としている。

このように、データ側駆動回路５のプッシュプルドライ
バのＦＥＴ５Ｐ、５Ｎを相補動作さσで第５図（Δ）に
示すように１フイールド毎に＋２５ＶｔＪ準電圧とした
データ側パルスＤ、を出力するようにしているため、１
個の電源Ｖｏ（−１−２５Ｖ）を用いるだけで、又、１
対のＦＥＴ５ｐ　。

５Ｎを用いるだけで１フイールド毎に極性反転された駆
！ｌＪ電圧波形（第５図（Ｅ）〜（Ｇ））を得ることが
できる。

なお、本実施例ではデータ側駆動回路５のＦＥＴ及び走
査側駆動回路４のＦＥＴ共に同一種のプッシュプルドラ
イバを用いているので、回路を安価に構成し得る。

又、本実施例では表示セル印加電り、波形を１フイール
ド毎に極性反転しているので、電圧対％ｌ＋ｌ精度に劣
化を生じることはなく、長寿命化し得る。

この場合、本実施例でｔよ駆動電圧パルス＋ＰＷ。

−ＰＷ、ペデスタル電圧子Ｖｐ、−Ｖｐおよびリフレッ
シュ電圧パルス＋Ｖｌ？　’　、　・−Ｖｌ？　’　は
正極性、負極性とも対称に設定した場合について説明し
たが非対称に設定してもｂらろん適用可能である。

又、表示パネル２の表示セル全てを複数ブ［１ツクに分
割し、この複数ブロック毎に表示セルを駆動する駆動回
路を夫々独立に設けるように構成してもよい。

〔発明の効果〕

本発明によれば、表示セルを発光表示せしめるための駆
動電圧パルスの印加前に予めベデスクル電圧を印加して
おくため、スイッチング素子の耐圧としては駆ｆＩＩＩ
電圧パルスの電圧値とベデスクル電圧値との差電圧分だ
けでよく、これにより、耐圧の低い安価なスイッチング
素子を用い得、回路を安価に構成し得る等の特長を有す
る。

【図面の簡単な説明】

第１図は本発明方法による駆動電圧波形図、第２図は本
発明方法に用いる駆動回路の概略ブロック図、 第３図は本発明方法に用いる駆動回路のブロック図、 第４図は本発明方法に用いる駆動回路の一部の回路図、 第５図は本発明方法による駆ｆｌｌ電圧波形図、第６図
％：１従３に７Ｊ法に用いる駆動回路のブロック図、 第７図は従来方法に用いる駆動回路の一部の回路図、 第８図は従来方法による駆動電圧波形図である。 第１図、第２図、第４図にＪ３いて、 ２　＄１　Ｅ　Ｌマトリクス表示パネル、４は走査側扉
０１回路、 ４Ｐ、４Ｎ、５Ｐ、５Ｎはスイッチング素子、５はデー
タ側駆動回路、 ６＋　、６２は電源供給回路、 Ｘｐ　Ｉ−ＸＰＮ　はＰチｖ＞ネ／ｌ１ＦＥＴ。 ＸＮＩ〜ＸＮＮはＮチ１１ンネルＦＥＴ、ＳＷＩ萱〜５
ＷＩｓ　、５ＷＩＩ＋〜Ｓ　Ｗ　Ｉｆ　ｓはスイッチ・
、 →−Ｖρ、−Ｖｐはペデスタル電８、 ＋ＰＷ、−ＰＷは駆動電圧（発光選択゛耐圧）、ＶＲは
リフレッシュ電圧である。 第１図 本亮用古５鹸１：用いる古１勢回路、乃−旬しｌ目凛シ
ｂτ第４図 やり便〒３矢１；用ｌするｙ乙動■望各っフ゛ロッ２０
第Ｇ図

Claims (6)

【特許請求の範囲】
1. （１）格子状に配列された複数の走査側電極と複数のデ
   ータ側電極との間に表示セルを配置したマトリクス表示
   パネル（２）に該走査側電極及びデータ側電極より夫々
   電圧を印加して該表示セルを駆動するマトリクス表示パ
   ネルの駆動方法において、所定表示セルを発光表示せし
   めるための駆動電圧パルス（＋Ｐ＿Ｗ）（−Ｐ＿Ｗ）の
   印加前に、予め、該駆動電圧パルス（＋Ｐ＿Ｗ）（−Ｐ
   ＿Ｗ）の波高値の絶対値よりも小さい電圧で、かつ、該
   駆動電圧。 パルス（＋Ｐ＿Ｗ）（−Ｐ＿Ｗ）と同極性の電圧（＋Ｖ
   ＿Ｐ）（−Ｖ＿Ｐ）を印加しておくことを特徴とするマ
   トリクス表示パネルの駆動方法。
2. （２）該複数の走査側電極全ての走査が終了した後、表
   示セルを再発光するための電圧パルス（Ｖ＿Ｒ）を少な
   くとも１個印加することを特徴とする特許請求の範囲第
   １項記載のマトリクス表示パネルの駆動方法。
3. （３）該表示セルを再発光するための電圧パルス（Ｖ＿
   Ｒ）の電圧値の絶対値は、該駆動電圧パルス（＋Ｐ＿Ｗ
   ）（−Ｐ＿Ｗ）の絶対値より小さく、かつ該駆動電圧パ
   ルス（＋Ｐ＿Ｗ）（−Ｐ＿Ｗ）が印加された表示セルに
   対してはこれを再発光せしめるのに十分な電圧値である
   ことを特徴とする特許請求の範囲第１項又は第２項記載
   のマトリクス表示パネルの駆動方法。
4. （４）該表示セルに印加する電圧（Ｄ＿ｉ−Ｓ＿１、Ｄ
   ＿ｉ−Ｓ＿２、・・・）は、各フレーム毎に極性反転す
   る電圧であることを特徴とする特許請求の範囲第１項乃
   至第３項のうちいずれか一項記載のマトリクス表示パネ
   ルの駆動方法。
5. （５）該複数のデータ側電極を駆動する手段は、データ
   側制御信号に応じて相補動作を行なう型の異なる２種の
   スイッチング素子５＿Ｐ、５＿Ｎを各データ側電極毎に
   設けられ、該スイッチング素子（５＿Ｐ、５＿Ｎ）から
   該相補動作に応じたデータ側パルス（Ｄ＿１、Ｄ＿２、
   ・・・、Ｄ＿Ｍ）を出力するデータ側駆動回路（５）よ
   り構成され、該複数の走査側電極を駆動する手段は、 走査側制御信号のタイミングに応じて得るべき走査側パ
   ルス（Ｓ＿１、Ｓ＿２、・・・、Ｓ＿Ｎ）の所定電圧値
   （＋Ｖ＿Ｐ、−Ｖ＿Ｐ、＋Ｖ＿Ｓ′、−Ｖ＿Ｓ′、十Ｖ
   ＿Ｒ′、−Ｖ＿Ｒ′）を切換出力する電源供給回路（６
   ＿１、６＿２）と、走査側制御信号及び該電源供給回路
   （６＿１、６＿２）からの電圧を印加されて該走査側制
   御信号に応じて少なくとも相補動作を行なう型の異なる
   ２種のスイッチング素子（４＿Ｐ、４＿Ｎ）を各走査側
   電極毎に設けられ、該相補動作に応じて走査側パルス（
   Ｓ＿１、Ｓ＿２、・・・、Ｓ＿Ｎ）を出力する走査側駆
   動回路（４）とより構成されてなることを特徴とする特
   許請求の範囲第１項乃至第４項のうちいずれか一項記載
   のマトリクス表示パネルの駆動方法。
6. （６）該マトリクス表示パネル（２）は、表示セルの全
   てを複数ブロックに分割し、該複数ブロック毎に表示セ
   ルを駆動する駆動回路を夫々独立に設けられてなること
   を特徴とする特許請求の範囲第１項乃至第５項のうらい
   ずれか一項記載のマトリクス表示パネルの駆動方法。