JPS62254578A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、主としてパーソナルコンピュータのＣＲＴデ
ィスプレイに、縮小した画像を連続的に〈従来技術〉 一般に、たとえば各種のスポーツの運動解析を行なうよ
うな場合には、ビデオカメラ等で録画した映像信号を再
生する際に、ＣＲＴディスプレイ上に縮小した静止画が
次々と時系列的に表示できれば都合が良い。

従来、このような場合、映像信号の一画面分の画像デー
タをそのままパーソナルコンピュータのグラフィックメ
モリに転送し、パーソナルコンピュータ側のソフトウェ
アで画像の縮小処理等を行なっていた。

ところが、このような画像処理の方法では、パーソナル
コンピュータ側の画像処理の負担が大きいために表示に
時間がかかり、リアルタイムで表示することが難しかっ
た。

〈発明の目的〉 本発明は、上述の問題点に鑑みてなされたものであって
、パーソナルコンピュータ側の画像処理の負担を軽減し
、ＣＲＴディスプレイに縮小した箇Ｒｈ九浦坊ぬｌ−Ｉ
＋７１し々ノへマ実壬ア当Ａ）らＬ−することを目的と
する。

〈発明の構成〉 本発明の表示制御装置は、上述の目的を達成するため、
各走査線ごとに画像データの書き込み、読み出しを行な
うシリアルアクセス方式のバッファメモリと、このバッ
ファメモリに記憶される画像データの各走査線の走査方
向に沿う列方向の書き込みタイミングを規制するシリア
ルクロックのクロック周期を切り換えるクロック切り換
え回路と、バッファメモリに記憶された画像データを行
方向に複数ラインおきに飛び越して読み出す読み出し手
段とを備えて構成している。

したがって、本発明の表示制御装置では、画像データを
そのままパーソナルコンピュータへ転送するのではなく
て、一旦バッファメモリに格納する。その際、シリアル
クロックのクロック周期を切り換えることで画像データ
を横方向に圧縮した形で記憶する。そして、バッファメ
モリから画像データを読み出す際には、画像データを行
方向に複数ラインおきに飛び越して読み出すことにより
画像データを複数走査線分間引きして出力する。

これにより、パーソナルコンピュータのＣＲＴディスプ
レイには、縮小した画像が連続的に表示されることにな
る。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明の表示制御装置のブロック図である。同
図において、符号１は表示制御装置の全体を示し、２は
映像信号の入力端子、４は映像信号をクロマ信号と輝度
信号とに分離するＹ／Ｃ分離回路、６はクロマ信号を色
差信号に復調するクロマ復調回路、８は色差信号からＲ
ＳＧＳＢの各色信号を取り出す色信号出力回路、ＩＯは
映像信号に基づいて水平ドライブ信号Ｈと垂直ドライブ
信号Ｖとを取り出す同期回路である。また、１２ａ、　
　１２ｂＳ１２ｃはＲ，Ｇ、Ｂの各色信号を画像データ
として記憶するバッファメモリである。各バッファメモ
リ１２ａ〜１２ｃは、本例では映像信号の１フイ一ルド
分の記憶容量を有するいわゆるシリアルアクセス方式の
メモリである。すなわち、各バッファメモリ１２ａ−１
２ｃは、映像信号の１走査線分ごとにシリアルデータを
そのまま入力して記憶するとともに、１走査線分のシリ
アルデータをそのまま読み出すことができるように構成
されている。１４は各バッファメモリ１２ａ−１２ｃに
記憶される画像データの各走査線ごとに順次行アドレス
を指定する行アドレスカウンタ、１６は画像データの各
走査線の走査方向に沿う列アドレスを順次指定する列ア
ドレスカウンタである。

１８は、バッファメモリ１２ａ−１２ｃに記憶される画
像データの列方向の書き込みタイミングを規制するシリ
アルクロックｉ下を発生する発振器、２０はシリアルク
ロックＳＣのクロック周期を切り換えるクロック切り換
え回路である。このクロック切り換え回路２０は、第２
図に示すように、一つのカウンタ２２、第１．第２フリ
ツプフロツプ２４．２６、第１〜第４アンドゲート２８
．３０．３２．３４および−っのオアゲート３６で構成
さ子ＧＫに発振器１８が、クリア端子ＣＬＲに水平ドラ
イブ信号Ｈがそれぞれ入力され、また、３つの出力端子
Ｑ　８％　Ｑ　ｂｓ　Ｑ　ｃの内、一つの出力端子Ｑａ
からは発振器１８で発生されるクロックの周波数ｆ０を
１７２に分周したクロックが、他の出力端子Ｑｂからは
ｌ／４に分周したクロックが、残りの出力端子Ｑｃから
は１／１６に分周したクロックがそれぞれ出力される。

なお、３８は水平ドライブ信号Ｈの入力端子、４０は普
通画面を表示する場合に与えられる制御信号の入力端子
、４２は普通画面を１７４に縮小して表示する場合に与
えられる制御信号の入力端子、４４は普通画面をｌ／１
６に縮小して表示する場合に与えられる制御信号の入力
端子である。

４６は各バッファメモリ１２ａ−１２ｃへ画像データを
書き込む場合に必要な各種の制御信号、すなわちロード
アドレス信号ＲＡＳ、リフレッシュ信号ＲＥＦ、インク
リメント信号ＩＮＣ，ライトイネーブル信号ＷＥ、行リ
セット信号ＲＣＲをそ２０からのシリアルクロックＳＣ
を通過させる書き込み制御信号発生回路である。

４８は図外のグラフィックメモリを備えたパーソナルコ
ンピュータ、５０はＣＲＴディスプレイ、５２はパーソ
ナルコンピュータ４８から出力される制御信号に基づい
てバッファメモリ１２ａ〜１２Ｃに記憶されている画像
データを読み出すための各種の制御信号、すなわちシリ
アルクロックＳて、ロードアドレス信号ＲＡＳ、リフレ
ッシュ信号ＲＥＦ、インクリメント信号ＩＮＣ，ライト
イネーブル信号玉１、行リセット信号ＲＣＲをそれぞれ
発生する読み出し制御信号発生回路、５４はバッファメ
モリ１２ａ〜１２ｃの書き込み時と読み出し時に応じて
書き込み、読み出し制御信号発生回路４６．５２の接続
を切り換える切り換え回路である。そして、上記パーソ
ナルコンピュータ４８と読み出し制御信号発生回路５２
とでバッファメモリ１２ａ＝１２ｃに記憶された画像デ
ータを行方向に複数ラインおきに飛び越して読み出す読
み出し手段５６が構成される。

５８は各バッファメモリ１２ａ〜１２ｃからの画像デー
タの読み出しをフレーム単位で順次切り換えるデータ読
み出し切り換え回路、６０はデータ読み出し切り換え回
路５８からのシリアルデータをパラレルデータに変換す
るＰ／Ｓ変換回路、６２はパーソナルコンピュータ４８
から与えられる制御信号を各切り換え回路２０．５４．
５６に出力する制御信号出力回路である。

次に、上記構成の表示制御装置ｌの動作について説明す
る。

（ｉ）普通画面を表示する場合 バッファメモリ１２ａ〜１２ｃに画像データを記憶する
場合には、入力端子２から入力される第３図に示すよう
な映像信号をＹ／Ｃ分離回路４でクロマ信号と輝度信号
とに分離し、さらにクロマ信号がクロマ復調回路６で色
差信号に復調されて色信号出力回路８に与えられる。そ
して、色信号出力回路８で色差信号がＹ／Ｃ分離回路４
から与えられる輝度信号とでＲ，Ｇ、Ｂの各色信号に変
換された後、各色信号に対応して設けられた各バッファ
メモリ１２ａ−１２ｃに出力される。

また、映像信号は、同期回路１０にも与えられるので、
同期回路１０によって水平ドライブ信号Ｈと垂直ドライ
ブ信号Ｖとが取り出され、これらの信号ＨＳＶが書き込
み制御信号発生回路４６に与えられる。書き込み制御信
号発生回路４６は、水平ドライブ信号Ｈに基づいて、ロ
ードアドレス信号ＲＡＳ、行アドレス指定用のインクリ
メント信号ＩＮＯを、また、垂直ドライブ信号Ｖに基づ
いて行リセット信号ＲＣＲをそれぞれ発生する他、リフ
レッシュ信号ＲＥＦ、ライトイネーブル信号ＷＥを発生
する。また、発振器１８で発生された一定周波敗ｆ０の
シリアルクロックは、クロック切り換え回路２０のカウ
ンタ２２のクロック入力端子ＣＫに与えられるので、カ
ウンタ２２の一つの出力端子Ｑａからは発振器１８の周
波数ｒ。を１／２分周したシリアルクロックＳＣが出力
され、このシリアルクロック■が第２アンドゲート３０
の一方の入力端子に加わる。このとき、パーソナルコン
ピュータ４８は、制御信号出力回路６２に普通画面表示
用の命令を出しているので、制御信号出力回路６２から
は、これに応じた制御信号ａが出力され、この制御信号
ａがクロック切り換え回路２０の一つの入力端子４０か
ら第１１第２フリツプフロツプ２４．２６のクリア端子
ＣＬＲに与えられる。すると、第１、第２フリツプフロ
ツプ２４．２６の出力端子Ｑが共にローレベルとなるの
で、第１アンドゲート２８の出力がハイレベルとなり第
２アンドゲート３０のゲートが開かれる。

したがって、カウンタ２２の出力端子Ｑａから出力され
る周波数ｔ／ｚｆｏのシリアルクロックτでが第２アン
ドゲート３０、オアゲート３６を介して出力される。ま
た、カウンタ２２のクリア端子ＣＬＨに垂直ドライブ信
号Ｖが加わるたびにカウンタの内容がクリアされる。ク
ロック切り換え回路２０から出力されたシリアルクロッ
クπは、書き込み制御信号発生回路４６、切り換え回路
５４を介して列アドレスカウンタ１６に与えられるので
、列アドレスカウンタ１６は、このシリアルクロックＳ
Ｃに同期してバッファメモリ１２ａ−１２ｃに記憶され
る画像データの各走査線の走査方向に沿う列方向の書き
込みアドレスを順次指定する。また、水平ドライブ信号
Ｈに同期したインクリメント信号ＩＮＣは、行アドレス
カウンタ１４に与えられるので、行アドレスカウンタ１
４は、このインクリメント信号ＩＮＣに同期してバッフ
ァメモリ１２ａ−１２ｃの行方向アドレスを順次指定す
る。これにより、Ｒ，Ｇ、Ｂの各色信号が画像データと
してバッファメモリ１２ａ−１２ｃの所定のアドレスに
記憶される。

次に、バッファメモリ１２ａ＝１２ｃに記憶された画像
データを読み出す場合には、パーソナルコンピュータ４
８からの読み出し命令がデータバスとアドレスバスを介
して制御信号出力回路６２に送出される。制御信号出力
回路６２は、このパーソナルコンピュータ４８からの命
令に応答して制御信号すを出力し、切り換え回路５４を
読み出し制御信号発生回路５２側に接続する。次いで、
パーソナルコンピュータ４Ｂから読み出し開始命令が読
み出し制御信号発生回路５２に与えられると、読み出し
制御信号発生回路５２からは、第４図に示すように、バ
ッファメモリ１２ａ−１２ｃに記憶されている画像デー
タを読み出すための各種の制御信号、すなわちシリアル
クロック５Ｃ１０−ドアドレス信号ＲＡＳ、リフレッシ
ュ信号ＲＥＦ。

インクリメント信号ＩＮＯ、ライトイネーブル信号“Ｗ
Ｉ、行リセット信号ＲＣＲをそれぞれ発生する。なお、
第４図中、連続したシリアルクロックＳＣの他に３ビツ
ト相当のシリアルクロックが挿入されているのは、表示
画像の横方向の位置合わ用のダミーパルスである。読み
出し制御信号発生回路５２から発生されたインクリメン
ト信号ＩＮＣは、行アドレスカウンタ１４に、また、シ
リアルクロック−「では、列アドレスカウンタ１６にそ
れぞれ与えられるので、バッファメモリ１２ａ〜１２ｃ
に記憶された画像データが順次読み出される。この場合
、制御信号出力回路６２からは１フイ一ルド分のデータ
の読み出しごとに制御信号Ｃがデータ読み出し切り換え
回路５８に与えられる。

したがって、まず、Ｂ信号が記憶されたバッファメモリ
１２ａの先頭番地から８ビツトごとにデータがシリアル
に読み出されてｌフィール１分の読み出しが終了すると
、次に、Ｒ信号の記憶されたバッファメモリ１２ｂらｌ
フィール１分のデータが読み出され、続いて、Ｇ信号が
記憶されたバッファメモリ１２ｃから１フイ一ルド分の
データが読み出される。こうして、読み出された色信号
のシリアルデータは、データ読み出し切り換え回路５８
を通り、Ｐ／Ｓ変換回路６０でパラレルデータに変換さ
れた後、パーソナルコンピュータ４８のグラフィックメ
モリに格納される。

そして、各バッファメモリ１２ａ−１２ｃに記憶された
画像データの読み出しがすべて終了すると、パーソナル
コンピュータ４８は、終了命令を出し、これに上り、切
り換え回路５４が書き込み制御信号発生回路４６側に接
続される。このようにして、バッファメモリ１２ａ〜１
２ｃの画像データの書き込みと読み出しとが交互に行な
われる。

（ｉｉ）縮小した画像を連続的に表示する場合パーソナ
ルコンピュータ４８のＣＲＴディスプレイ５０に、たと
えば、普通画面を１７４に縮小した画像を連続的に表示
したい場合には、パーソナルコンピュータ４８から制御
信号出力回路６２に画面を１７４に縮小する命令を出す
と、制御信号出力回路６２からは、これに応じた制御信
号ａが出力され、この制御信号ａがクロック切り換え回
路２０の入力端子４２から第１フリヅブフロツプ２４の
プリセット端子ＰＲに入力される。すると、第１フリツ
プフロツプ２４の出力端子Ｑがハイレベルとなるので、
第３アンドゲート３２のゲートが開かれる。したがって
、カウンタ２２の出力端子Ｑｂから出力される周波数１
／４ｒ、のシリアルクロックＳＣが第３アンドゲート３
２、オアゲート３６を介して出力される。クロック切り
換え回路２０から出力された周波数ｔ／４ｆ、のシリア
ルクロックＳＣは、書き込み制御信号発生回路４６、切
り換え回路５４を介して列アドレスカウンタ１６に与え
られるので、列アドレスカウンタ１６は、このシリアル
クロック丁テに同期してバッファメモリ１２ａ〜１２ｃ
に記憶される画像データの列方向の書き込みアドレスを
順次指定する。この場合、バッファメモリ１２ａ−１２
ｃの列アドレスの書き込み速度が普通画面を表示する場
合の１７２となるので、バッファメモリ１２ａ−１２ｃ
には、第６図（ａ）に示すように、横方向に１７２圧縮
された形で画像データが記憶される。

次に、各バッファメモリ１２ａ−１２ｃから画像データ
を読み出す場合には、パーソナルコンピュータ４８から
の読み出し命令によって読み出し制御信号発生回路５２
から、バッファメモリ１２ａ〜１２ｃに記憶されている
画像データを読み出すためのシリアルクロックＴて、ロ
ードアドレス信リセット信号ＲＣＲがそれぞれ発生され
る。この場合、第５図（ａ）に示すように、シリアルク
ロックＳＣは普通画面の表示の場合と同じ１／２ｆｏの
周波数で出力され、また、ローアドレス信号ＲＡＳとイ
ンクリメント信号ＩＮＣとは、１走査線に対して２パル
ス与えられる。したがって、各バッファメモリ１２ａ〜
１２ｃの列アドレスの読み出し速度は普通画面表示の場
合と同しであるが、行アドレスが１つ飛びに繰り上げら
れるので、縦方向のデータ量が１７２に間引きされて読
み出されることになる。したがって、パーソナルコンピ
ュータ４８のＣＲＴディスプレイ５０には、第５図（ｂ
）に示すように、普通画面を１７４に縮小した画像が表
示されることになる。

このようにして、バッファメモリ１２ａ−１２ｃの画像
データの書き込みと読み出しとが交互に行なわれるので
、ＣＲＴディスプレイ５０には、普通画面を１７４に縮
小した画像が連続的に表示されることになる。

普通画面を１７１６に縮小した画像を連続的に表示した
い場合には、制御信号出力回路６２からの制御信号ａを
クロック切り換え回路２０の入力端子４４から第２フリ
ツプフロツプ２６のプリセット端子ＰＲに入力すると、
第２フリツプフロツプ２６の出力端子Ｑがハイレベルと
なるので、第４アンドゲート３４のゲートが開かれる。

したがって、カウンタ２２の出力端子Ｑｃから周波数１
／８ｆｏのシリアルクロックＴ下が第４アンドゲート３
４、オアゲート３６を介して出力される。このため、バ
ッファメモリ１２ａ−１２ｃの列アドレスの書き込み速
度が普通画面を表示する場合の１７４となるので、バッ
ファメモリ１２ａ−１２ｃには、横方向に１７４圧縮さ
れた形で画像データが記憶される。

バッファメモリ１２ａ〜１２ｃから画像データを読み出
す場合には、第５図（ｂ）に示すように、シリアルクロ
ックＳＣは普通画面の表示の場合と同じｔ／２ｆ、の周
波数となり、また、ローアドレス信号ＲＡＳとインクリ
メント信号ＩＮＣとは、１走査線に対して４パルス与え
られる。したがって、各バッファメモリ１２ａ〜１２ｃ
の列アドレスの読み出し速度は普通画面表示の場合と同
じであるが、縦方向のデータ量が１７４に間引きされて
読み出されることになる。したがって、ＣＲＴディスプ
レイ５０には、普通画面を１７１６に縮小した画像が表
示される。

なお、この実施例では、１／４．１７１６に縮小した画
面を表示する場合について説明したが、これに限定され
るものでなく、シリアルクロックの周波数を切り換える
ことで１７９等に縮小した画面を表示することができる
のは勿論である。

〈発明の効果〉 本発明によれば、パーソナルコンピュータ側の画像処理
の負担を軽減されるので、ＣＲＴディスプレイにリアル
タイムで縮小した画像が連続的に表示されるようになり
、各種の運動解析等に有効な画像表示が可能となる等の
優れた効果が発揮される。

【図面の簡単な説明】

図面は本発明の実施例を示すもので、第１図は表示制御
装置のブロック図、第２図はクロック切り換え回路の構
成図、第３図は映像信号に対する水平ドライブ信号とシ
リアルクロックの関係を示す信号波形図、第４図および
第５図はバッファメモリへの画像データの書き込み、読
み出しの各制御信号のタイミングチャート、第６図はメ
モリへの画像データの書き込み状態を示す説明図である
。 １・・・表示制御装置、１２ａ−１２ｃ・・・バッファ
メモリ、２０・・・クロック切り換え回路、５６・・・
読み出し手段。

Claims (1)

【特許請求の範囲】
1. （１）各走査線ごとに画像データの書き込み、読み出し
   を行なうシリアルアクセス方式のバッファメモリと、 このバッファメモリに記憶される画像データの各走査線
   の走査方向に沿う列方向の書き込みタイミングを規制す
   るシリアルクロックのクロック周期を切り換えるクロッ
   ク切り換え回路と、 バッファメモリに記憶された画像データを行方向に複数
   ラインおきに飛び越して読み出す読み出し手段と、 を備えることを特徴とする表示制御装置。