JP3813841B2 - ビデオ信号入力装置およびそれを備えた画像表示装置 - Google Patents
ビデオ信号入力装置およびそれを備えた画像表示装置 Download PDFInfo
- Publication number
- JP3813841B2 JP3813841B2 JP2001207703A JP2001207703A JP3813841B2 JP 3813841 B2 JP3813841 B2 JP 3813841B2 JP 2001207703 A JP2001207703 A JP 2001207703A JP 2001207703 A JP2001207703 A JP 2001207703A JP 3813841 B2 JP3813841 B2 JP 3813841B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- signal
- video signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビデオ機器から得られたビデオ信号を各種の処理のためにデジタルで取り込むビデオ信号入力装置に係り、詳しくは、通常状態のビデオ信号以外の特殊状態のビデオ信号を正しく取り込むことができるビデオ信号入力装置およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来、ビデオテープレコーダ（以降、ＶＴＲと称する）等のビデオ機器で再生されたビデオ信号に何らかの処理を施すには、例えば、ビデオ機器からのビデオ信号を一旦ビデオメモリに取り込み、必要に応じてビデオメモリから読み出す。ビデオ信号をビデオメモリに取り込むため、アナログビデオ信号の場合は、デジタル化する必要がある。また、インターレス方式の場合、１フレームが奇数フィールドと偶数フィールドと（２つのフィールド）で構成される。このように、ビデオ信号が奇数フィールドの信号と偶数フィールドの信号とからなる場合、それが表示装置で正しく表示できるように、奇数フィールドと偶数フィールドとを識別してビデオメモリに取り込む必要がある。
【０００３】
ビデオ信号を取り込むための従来のビデオ信号入力装置は、例えば、図６に示すように構成されている。このビデオ信号入力装置では、図示しないビデオデコーダによって、まず、ビデオ機器から得られたビデオ信号をデジタル信号に変換するとともに、そのビデオ信号から各種の制御信号を生成する。制御信号としては、図３および図４に示すように、垂直同期信号ＶＳＹＮＣ* 、水平同期信号ＨＳＹＮＣ* 、奇数信号ＯＤＤ、取込開始信号ＣＡＰＳＴＡＲＴ、ドットクロックＤＣＬＫ、リセット信号ＲＥＳＥＴ* 、表示有効信号ＶＡＬＩＤ* 等が用いられる。
【０００４】
また、このビデオ信号入力装置は、取り込まれるビデオ信号が奇数フィールドの信号であるか、偶数フィールドの信号であるかを判定するためのフィールド判定部５１と、書込アドレス発生部５２とを備えている。以下に、各部の動作を図３および図４のタイミングチャートを参照して説明する。
【０００５】
書込開始制御部５１では、シフトレジスタ５１ａで、正極性に反転した垂直同期信号ＶＳＹＮＣ* を１ドットのデータの入力タイミングに同期したドットクロックＤＣＬＫでシフトさせる。シフトレジスタ５１ａの第２出力端子Ｑ１からの出力信号がインバータ５１ｂで反転した信号と、第３出力端子Ｑ２からの出力信号とがＡＮＤゲート５１ｃに入力される。すると、ＡＮＤゲート５１ｃからは、第３出力端子Ｑ２からの出力信号と、上記のインバータ５１ｂからの反転信号との論理積が出力されて、ＡＮＤゲート５１ｄに入力される。
【０００６】
ＡＮＤゲート５１ｄには、それ以外に、奇数フィールド期間で“１”（“Ｈ”）となり、偶数フィールド期間で“０”（“Ｌ”）となる奇数信号ＯＤＤと、取込開始信号ＣＡＰＳＴＡＲＴとが入力されている。取込開始信号ＣＡＰＳＴＡＲＴは、固定的にアクティブ（“Ｈ”）とされている。したがって、奇数フィールド期間では、ＡＮＤゲート５１ｃからの信号がそのまま出力されて奇数側フリップフロップ５１ｅのデータ入力端子Ｊに入力される。
【０００７】
一方、上記のＡＮＤゲート５１ｃの出力信号は、ＡＮＤゲート５１ｆに入力されている。このＡＮＤゲート５１ｆには、それ以外に、奇数信号ＯＤＤがインバータ５１ｏで反転した信号が入力される。したがって、奇数フィールド期間では、ＡＮＤゲート５１ｆの出力が“Ｌ”（ローレベル）となる。また、上記のＡＮＤゲート５１ｃの出力信号は、取込開始信号ＣＡＰＳＴＡＲＴがインバータ５１ｇで反転した信号とともにＡＮＤゲート５１ｈに入力されるが、やはり奇数フィールド期間では、ＡＮＤゲート５１ｈの出力も“Ｌ”となる。
【０００８】
したがって、ともに“Ｌ”となったＡＮＤゲート５１ｆ・５１ｈの出力が、ＯＲゲート５１ｉを介して奇数側フリップフロップ５１ｅのデータ入力端子Ｋに与えられる。すると、ドットクロックＤＣＬＫのタイミングで動作する奇数側フリップフロップ５１ｅでは、データ入力端子Ｋへの入力が“Ｌ”であるので、データ入力端子Ｊへ“Ｈ”のパルス信号が入力されるとセットされて、データ出力端子Ｑは“Ｈ”の信号を出力する。この信号は、バッファ５１ｊを経てフリップフロップ５１ｋのデータ入力端子ＤおよびＯＲゲート５１ｍに入力される。
【０００９】
一方、奇数フィールド期間において、偶数側フリップフロップ５１ｌには、データ入力端子ＪにＡＮＤゲート５１ｆからの“Ｌ”の信号が入力される一方、データ入力端子ＫにＡＮＤゲート５１ｄからのパルス信号が入力される。このため、偶数側フリップフロップ５１ｌでは、データ入力端子Ｊへの入力が“Ｌ”であるので、データ入力端子Ｋへ“Ｈ”のパルス信号が入力されるとリセットされて、データ出力端子Ｑは“Ｌ”の信号を出力する。この信号は、ＯＲゲート５１ｍに入力される。
【００１０】
したがって、奇数フィールド期間においては、奇数側フリップフロップ５１ｅから出力された“Ｈ”の信号がＯＲゲート５１ｍを経てフリップフロップ５１ｎのデータ入力端子Ｄに入力される。この信号は、ドットクロックＤＣＬＫに同期して保持され、書込制御のための信号として、アドレス発生部５２のＡＮＤゲート５２ａに入力される。また、ＡＮＤゲート５２ａには、１水平走査期間において表示に有効画素が存在する期間に“Ｌ”（アクティブ）となる表示有効信号ＶＡＬＩＤ* が反転されて入力される。したがって、フリップフロップ５１ｎを経た奇数側フリップフロップ５１ｅからの信号が、書込要求信号ＷＲとしてメモリコントローラ５２ｄを経てビデオメモリ６１に供給される。これにより、ビデオメモリ６１は、デジタルのビデオ信号であるビデオデータＶＤＡＴＡを１ドットずつ、ドットクロックＤＣＬＫのタイミングで与えられたアドレスに書き込む。
【００１１】
アドレス発生部５２では、反転された水平同期信号ＨＳＹＮＣ* をクロック入力とする９ビットのカウンタ５２ｂで、アドレスデータＡ１１〜Ａ１９からなるラインアドレスを発生する。また、このラインアドレスには、前述のフリップフロップ５１ｋからの反転出力信号が、アドレスデータＡ１０として加えられる。このアドレスデータＡ１０は、奇数フィールド期間または偶数フィールド期間をそれぞれ“０”または“１”で表す。
【００１２】
また、アドレス発生部５２では、反転された表示有効信号ＶＡＬＩＤ* をクロック入力とする１０ビットのカウンタ５２ｃで、アドレスデータＡ０〜Ａ９からなるドットアドレスを発生する。上記のラインアドレスとドットアドレスとが組み合わされて、ビデオデータＶＤＡＴＡの１ドットについてのデータのアドレスが作成され、メモリコントローラ５２ｄに与えられる。
【００１３】
ところで、奇数フィールド期間から偶数フィールド期間に変わった直後においては、奇数信号ＯＤＤが“Ｌ”となるので、ＡＮＤゲート５１ｄの出力すなわち奇数側フリップフロップ５１ｅのデータ入力端子Ｊが“Ｌ”となるが、ＯＲゲート５１ｉの出力が“Ｌ”を維持するので、奇数側フリップフロップ５１ｅのデータ出力端子Ｑは“Ｈ”を維持する。このため、そのデータ出力端子Ｑからの出力信号が入力されるＡＮＤゲート５１ｆは、反転した奇数信号ＯＤＤも入力されるので、さらにＡＮＤゲート５１ｃからのパルス信号が入力されると、それをそのまま出力する。
【００１４】
奇数側フリップフロップ５１ｅでは、データ入力端子Ｊへの入力が“Ｌ”であるので、データ入力端子Ｋへ“Ｈ”のパルス信号が入力されると、データ出力端子Ｑは“Ｌ”を出力する。一方、偶数側フリップフロップ５１ｌでは、データ入力端子Ｋへの入力が“Ｌ”であるので、データ入力端子Ｊへ“Ｈ”のパルス信号が入力されると、データ出力端子Ｑはパルス信号に応じて“Ｈ”に変化する。
【００１５】
したがって、偶数側フリップフロップ５１ｌからの“Ｈ”の出力信号によって、書込要求信号ＷＲが生成されると、偶数フィールド期間のビデオデータＶＤＡＴＡのビデオメモリ６１への書き込みが開始する。
【００１６】
このように、従来のビデオ信号入力装置では、奇数フィールドと偶数フィールドとを判別して、それぞれのフィールドのビデオデータＶＤＡＴＡをビデオメモリ６１に書き込む。
【００１７】
【発明が解決しようとする課題】
ＶＴＲ等のビデオ機器では、巻き戻し、早送り、早送り再生、ポーズ、停止（ブルーバック等の静止画出力）等（以降、特殊操作モードと称する）の特殊状態において、通常の再生状態とは異なり、奇数フィールドと偶数フィールドとを交互に出力しなくなることがある。このような特殊状態でのビデオ機器からのアナログのビデオ信号を表示する場合、アナログ処理を行う表示装置（モニタやＴＶ受像機）では、画質は多少悪いものの、それなりに表示することができる。
【００１８】
しかしながら、上記のような特殊状態のアナログビデオ信号を前述のビデオ信号入力装置でデジタルに変換して取り込む場合、そのビデオ信号入力装置がそのような特殊状態のビデオ信号の取り込みに対応していないため、正しくビデオ信号を取り込むことができない。例えば、偶数フィールドのビデオ信号が連続して入力される場合、奇数フィールドのビデオ信号が入力されないので、上記のビデオ信号入力装置における奇数側フリップフロップ５１ｅが機能せず、全くビデオ信号が取り込まれないという状態になる。この場合、表示される画像は、その特殊状態のビデオ信号の取り込み前にすでに取り込まれたビデオ信号の画像が表示されたままで、全く変わらなくなる。
【００１９】
このように、従来のビデオ信号入力装置では、通常再生モードでのビデオ信号を取り込むことを前提として構成されているので、特殊操作モードのビデオ信号であるにも関わらず、通常再生モードのビデオ信号として取り込もうとするため、上記のように取り込みに失敗するという問題がある。
【００２０】
本発明は、上記の事情に鑑みてなされたものであって、特殊状態のビデオ信号をデジタルで取り込む際に、アナログ処理でビデオ信号を取り込む装置とほぼ同等の画質で取り込みを行うことを目的としている。
【００２１】
【課題を解決するための手段】
本発明のビデオ信号入力装置は、１フレームが２つの第１および第２フィールドで構成され、非同期で入力されるビデオ信号をデジタルでメモリに書き込むビデオ信号入力装置において、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定するフィールド判定手段と、上記第１フィールドが奇数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込むとともに、上記第１フィールドのビデオ信号の書き込みが行われると、それに続く第２フィールドのビデオ信号を偶数フィールドとして上記メモリに書き込む一方、上記第１フィールドが偶数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込まず、それに続く第２フィールドのビデオ信号を奇数フィールドとして上記メモリに書き込み、さらに続く次のフレームの第１フィールドのビデオ信号を偶数フィールドのビデオ信号として上記メモリに書き込むように、書き込むべきフィールドのビデオ信号を選択するフィールド選択手段とを備え、当該フィールド選択手段が、垂直走査期間毎に１つ出力される垂直パルスと、奇数フィールド期間でＨとなり偶数フィールド期間でＬとなる奇数信号との論理積が第１データ入力端子に入力され、上記垂直パルスまたは上記論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第１フリップフロップと、上記垂直パルスと上記第１フリップフロップの出力との論理積が第１データ入力端子に入力され、上記垂直パルスと上記奇数信号の反転信号との論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第２フリップフロップとを有し、上記第１フリップフロップのＨの出力によって奇数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記第２フリップフロップのＨの出力によって偶数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記フィールド判定手段が、上記垂直パルスと上記第１フリップフロップの出力の反転信号との論理積が第１データ入力端子に入力され、上記第１フリップフロップの出力が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第３フリップフロップと、上記奇数信号が上記垂直パルスと論理積をとられる前段で上記奇数信号と上記第３フリップフロップの出力との論理和を出力するＯＲゲートとを有していることを特徴としている。
【００２２】
上記の構成では、特殊状態のビデオ信号を取り込む際に、例えば、そのビデオ信号が奇数フィールドの連続する信号である場合、フィールド判定手段によって同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであると判定される。すると、フィールド選択手段によって、その第１フィールドのビデオ信号が選択されて、上記メモリに書き込まれる。そして、第１フィールドのビデオ信号の書き込みが行われると、フィールド選択手段によって、それに続く第２フィールドのビデオ信号が選択されて、偶数フィールドのビデオ信号として上記メモリに書き込まれる。
【００２３】
また、ビデオ信号が偶数フィールドの連続する信号である場合、フィールド判定手段によって同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが偶数フィールドであると判定される。すると、フィールド選択手段によって、その第１フィールドのビデオ信号が選択されず、上記メモリに書き込まれない。そして、フィールド選択手段によって、それに続く第２フィールドのビデオ信号が選択されて、奇数フィールドのビデオ信号として上記メモリに書き込まれ、さらに続く次のフレームの第１フィールドのビデオ信号が選択されて、偶数フィールドのビデオ信号として書き込まれる。
【００２４】
したがって、通常再生モードから特殊操作モードに変わって、第１フィールドが奇数フィールドであり、第２フィールドが偶数フィールドである規定のビデオ信号（通常再生モードのビデオ信号）から、上記のような特殊状態（特殊操作モード）のビデオ信号に切り替わっても、特殊状態のビデオ信号がメモリに書き込まれるので、表示されなくなるという不都合を解消することができる。
【００２５】
本発明の画像表示装置は、上記ビデオ信号入力装置と、上記ビデオ信号入力装置の上記フィールド選択手段で選択されたデジタルのビデオ信号を書き込むメモリと、上記メモリから読み出されたビデオ信号を表示する表示手段とを備えていることを特徴としている。
【００２６】
このような画像表示装置では、上記のように、ビデオ信号入力装置によって、特殊状態のビデオ信号をメモリに書き込むことができるので、そのようなビデオ信号がメモリから読み出されて、表示手段に表示されると、画像が欠落するといった異常な状態ではなく、特殊状態としてのほぼ正常な画像を表示することができる。
【００２７】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００２８】
本実施の形態に係るビデオシステムは、図２に示すように、ビデオ機器としてのＶＴＲ１と、ビデオデコーダ２と、ビデオ信号処理装置３と、ビデオメモリ４と、表示デバイス５（表示手段）とを備えている。
【００２９】
ビデオデコーダ２は、ＶＴＲ１から出力されたアナログのＮＴＳＣ方式やＰＡＬ方式といったビデオ信号（コンポジットビデオ信号）から抽出された画像信号のデジタルへの変換、ビデオ信号からの各種の信号の分離や各種制御信号の生成を行う。制御信号としては、図３および図４に示すような、垂直同期信号ＶＳＹＮＣ* 、水平同期信号ＨＳＹＮＣ* 、奇数信号ＯＤＤ、取込開始信号ＣＡＰＳＴＡＲＴ、ドットクロックＤＣＬＫ、リセット信号ＲＥＳＥＴ* 、表示有効信号ＶＡＬＩＤ* 等がビデオデコーダ２から得られる。
【００３０】
ビデオ信号入力装置３は、１フレーム（１画面）が第１および第２フィールドの２フィールドで構成されるビデオ信号を取り込んでビデオメモリ４に書き込むための装置である。このビデオ信号入力装置３については、後に詳述する。
【００３１】
メモリとしてのビデオメモリ４は、デジタル化されたビデオデータＶＤＡＴＡを蓄える半導体メモリ（ＤＲＡＭなどからなるビデオＲＡＭ）である。このビデオメモリ４は、ビデオ信号入力装置３から出力されたビデオデータＶＤＡＴＡを順次蓄えていき、必要に応じて読み出す。
【００３２】
なお、ここでは、ビデオメモリ４からのビデオデータＶＤＡＴＡの読み出しを制御する回路については、図示および説明を省略する。
【００３３】
ビデオ信号入力装置３は、図１に示すように、書込開始制御部３１と、書込アドレス発生部３２とを備えている。
【００３４】
書込制御部３１は、シフトレジスタ３１ａ、インバータ３１ｂ〜３１ｅ、ＡＮＤゲート３１ｆ〜３１ｊ、ＯＲゲート３１ｋ〜３１ｍ、偶数側前置フリップフロップ３１ｎ、偶数側フリップフロップ３１ｏ（フィールド選択手段）、奇数側フリップフロップ３１ｐ（フィールド選択手段）、バッファ３１ｒおよびフリップフロップ３１ｓ・３１ｔを備えている。この書込制御部３１は、垂直同期信号ＶＳＹＮＣ* および奇数信号ＯＤＤに基づいて、ビデオデータＶＤＡＴＡをビデオメモリ４に書き込む際の書込要求信号ＷＲを生成するための書込制御信号を出力する。
【００３５】
より詳しくは、書込制御部３１は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における先頭のフィールド（第１フィールド）が奇数フィールドである場合には、アクティブの書込制御信号を出力し、それに続くフィールド（第２フィールド）が奇数または偶数フィールドのいずれかであってもアクティブの書込制御信号を出力する。一方、書込制御部３１は、第１フィールドが偶数フィールドである場合には、非アクティブの書込制御信号を出力し、第２フィールドが奇数または偶数フィールドのいずれかであってもアクティブの書込制御信号を出力する。
【００３６】
また、書込制御部３１において、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋによって、フィールド期間判定部３１ｘが構成されている。フィールド判定手段としてのこのフィールド期間判定部３１ｘは、１フレームにおける第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定する。その判定は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるときにアクティブとなる一方、上記の第１フィールドが偶数フィールドであるときに非アクティブとなる、奇数側フリップフロップ３１ｐのデータ出力端子Ｑの出力に応じて行われる。
【００３７】
４ビット出力のシフトレジスタ３１ａは、インバータ３１ｂによって反転された垂直同期信号ＶＳＹＮＣ* をドットクロックＤＣＬＫに同期してシフトさせる。上記のドットクロックＤＣＬＫは、ビデオデータＶＤＡＴＡを構成する画素データが供給されるタイミングに同期したクロックであり、ビデオデコーダ２から供給されて、シフトレジスタ３１ａのクロック入力端子に入力される。シフトレジスタ３１ａの第１および第４出力端子Ｑ０・Ｑ３は非接続状態であり、利用されない。シフトレジスタ３１ａの第２出力端子Ｑ１は、インバータ３１ｃを介してＡＮＤゲート３１ｆの一方の入力端子に接続されている。また、シフトレジスタ３１ａの第３出力端子Ｑ２は、直接ＡＮＤゲート３１ｆの他方の入力端子に接続されている。
【００３８】
ＡＮＤゲート３１ｆの出力端子は、ＡＮＤゲート３１ｇ〜３１ｊのそれぞれの入力端子に接続されている。また、ＡＮＤゲート３１ｇ・３１ｊには、取込開始信号ＣＡＰＳＴＡＲＴが入力される。この取込開始信号ＣＡＰＳＴＡＲＴは、ビデオデータＶＤＡＴＡの取り込みの開始を表す信号であるが、固定的にアクティブ（“Ｈ”）とされていてもよい。また、この取込開始信号ＣＡＰＳＴＡＲＴを非アクティブ（“Ｌ”）とすることによって、ビデオ信号の書き込みを停止させることができる。
【００３９】
ＡＮＤゲート３１ｈには、インバータ３１ｄで反転された取込開始信号ＣＡＰＳＴＡＲＴが入力される。ＡＮＤゲート３１ｇの入力端子には、さらにＯＲゲート３１ｋの出力端子が接続されている。ＡＮＤゲート３１ｉには、さらに奇数側フリップフロップ３１ｐのデータ出力端子Ｑからの出力信号が入力される一方、ＡＮＤゲート３１ｊには、さらにインバータ３１ｅで反転された上記の出力信号が入力される。
【００４０】
ＡＮＤゲート３１ｈ・３１ｉの出力端子は、ＯＲゲート３１ｌの入力端子に接続されている。このＯＲゲート３１ｌの出力端子は、奇数側フリップフロップ３１ｐのデータ入力端子Ｋに接続されている。また、ＡＮＤゲート３１ｇの出力端子は、奇数側フリップフロップ３１ｐのデータ入力端子Ｊおよび偶数側フリップフロップ３１ｏのデータ入力端子Ｋに接続されている。さらに、ＡＮＤゲート３１ｉの出力端子は、偶数側フリップフロップ３１ｏのデータ入力端子Ｊに接続されている。ＡＮＤゲート３１ｊの出力端子は、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｊに接続されている。また、奇数側フリップフロップ３１ｐのデータ出力端子Ｑは、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｋに接続されている。
【００４１】
上記の偶数側前置フリップフロップ３１ｎ、偶数側フリップフロップ３１ｏおよび奇数側フリップフロップ３１ｐは、ＪＫフリップフロップからなっており、ともにドットクロックＤＣＬＫがクロック入力端子に入力され、リセット信号ＲＥＳＥＴ* がクリア端子Ｒに入力される。偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑは、ＯＲゲート３１ｋの一方の入力端子に接続されている。このＯＲゲート３１ｋの他方の入力端子には、奇数信号ＯＤＤが入力される。奇数信号ＯＤＤは、垂直同期信号ＶＳＹＮＣ* の立ち上がりのタイミングで変化し、奇数フィールドの期間にアクティブ（“Ｈ”）となる一方、偶数フィールドの期間に非アクティブ（“Ｌ”）となる信号である（図４参照）。
【００４２】
偶数側および奇数側フリップフロップ３１ｏ・３１ｐのデータ出力端子Ｑは、ともにＯＲゲート３１ｍの入力端子に接続されている。このＯＲゲート３１ｍの出力端子は、フリップフロップ３１ｔのデータ入力端子Ｄに接続されている。また、奇数側フリップフロップ３１ｐのデータ出力端子Ｑは、バッファ３１ｒを介してフリップフロップ３１ｓのデータ入力端子Ｄに接続されている。フリップフロップ３１ｓ・３１ｔは、Ｄフリップフロップからなっており、ともにドットクロックＤＣＬＫがクロック入力端子に入力され、かつリセット信号ＲＥＳＥＴ* がクリア端子Ｒに入力される。このリセット信号ＲＥＳＥＴ* は、本ビデオシステムの起動時等にアクティブとなる信号である。
【００４３】
書込アドレス発生部３２は、カウンタ３２ａ・３２ｂ、インバータ３２ｃ〜３２ｅ、ＮＯＲゲート３２ｆ・３２ｇ、ＡＮＤゲート３２ｈ・３２ｉ、およびメモリコントローラ３２ｊを備えている。
【００４４】
カウンタ３２ａは、９ビットバイナリカウンタであり、インバータ３２ｄで反転した水平同期信号ＨＳＹＮＣ* がクロック入力端子に入力されている。また、カウンタ３２ａのクリア端子Ｒには、ＮＯＲゲート３２ｆの出力端子が接続されている。ＮＯＲゲート３２ｆには、インバータ３２ｃで反転されたリセット信号ＲＥＳＥＴ* が入力される一方、前述のＡＮＤゲート３１ｆからの出力信号が入力される。このカウンタ３２ａは、反転した水平同期信号ＨＳＹＮＣ* をカウントすることによって、９ビットのラインアドレスデータＡ１１〜Ａ１９を出力する。また、カウンタ３２ａは１垂直走査期間毎にクリアされるか、またはリセット信号ＲＥＳＥＴ* によってクリアされる。
【００４５】
上記のラインアドレスデータＡ１１〜Ａ１９には、前述のフリップフロップ３１ｓの反転データ出力端子からの出力信号がラインアドレスデータＡ１０として付加される。この信号は、“０”であるとき奇数フィールドを表し、“１”であるとき偶数フィールドを表す。
【００４６】
カウンタ３２ｂは、１０ビットバイナリカウンタであり、ＡＮＤゲート３２ｈによって得られる、インバータ３２ｅで反転した表示有効信号ＶＡＬＩＤ* とドットクロックＤＣＬＫとの論理積がクロック入力端子に入力されている。この表示有効信号ＶＡＬＩＤ* は、１水平走査期間において表示に有効画素が存在する期間にローアクティブとなる信号である（図３参照）。また、カウンタ３２ｂのクリア端子Ｒには、ＮＯＲゲート３２ｇの出力端子が接続されている。ＮＯＲゲート３２ｇには、インバータ３２ｃで反転されたリセット信号ＲＥＳＥＴ* が入力される一方、インバータ３２ｄで反転された水平同期信号ＨＳＹＮＣ* が入力される。このカウンタ３２ｂは、１水平走査期間における表示有効信号ＶＡＬＩＤ* で表される有効表示期間のドットクロックＤＣＬＫをカウントすることによって、１０ビットのドットアドレスデータＡ０〜Ａ９を出力する。また、カウンタ３２ｂは１水平走査期間毎にクリアされるか、またはリセット信号ＲＥＳＥＴ* によってクリアされる。
【００４７】
ビデオメモリ４への書き込みに用いられる書込アドレスは、例えば、１ラインにおける各画素に割り当てられた下位の１０ビットのドットアドレスデータＡ１１〜１９と、各ラインに割り当てられた上位の１０ビットのラインアドレスデータＡ０〜９とによって構成されている。
【００４８】
ビデオメモリ４からの読み出しに用いられる読出アドレスは、予め別途用意されている。この読出アドレスは、図示しない表示コントローラから供給される１画素毎に対応したドットクロックをカウンタでカウントすることによって得られた下位の１０ビット（水平位置に対応）と、１水平走査期間において有効な画像データが存在する期間でアクティブとなる信号をカウンタでカウントすることによって得られた上位の９ビット（垂直位置に対応）からなる。このような読出アドレスは、図示しない読出アドレス発生部で生成される。
【００４９】
ＡＮＤゲート３２ｉは、前述のフリップフロップ３２ｔのデータ出力端子Ｑからの出力信号と、反転された表示有効信号ＶＡＬＩＤ* との論理積を書込要求信号ＷＲとして出力し、メモリコントローラ３２ｊに与える。
【００５０】
メモリコントローラ３２ｊは、ドットクロックＤＣＬＫのタイミングで、前述のアドレスデータＡ０〜Ａ１９からなる書込アドレスＡＤＤを与えることによってビデオメモリ４の書き込み動作を制御する。これによって、ビデオメモリ４は、１画面分のビデオデータＶＤＡＴＡを１画素ずつ書込アドレスＡＤＤで指定された領域に書き込んでいく。また、メモリコントローラ３２ｊは、前述の書込アドレスを与えることによってビデオメモリ４の読み出し動作を制御する。
【００５１】
ここで、上記のように構成されるビデオ信号入力装置３の動作について図３ないし図５のタイミングチャートを参照して説明する。
【００５２】
まず、書込制御部３１において、各フィールド毎の書き込みの開始が制御される。シフトレジスタ３１ａで、正極性に反転した垂直同期信号ＶＳＹＮＣ* がドットクロックＤＣＬＫに同期してシフトすると、シフトレジスタ３１ａの第２出力端子Ｑ１からの出力信号がインバータ３１ｃで反転した信号と、第３出力端子Ｑ２からの出力信号とがＡＮＤゲート３１ｆに入力される。すると、ＡＮＤゲート３１ｆからは、図５（ａ）に示すように、２つの入力信号の論理積である垂直パルスＶＰが、ドットクロックＤＣＬＫの１クロック分のパルス幅を有するパルスとして１垂直走査期間毎に１つずつ出力されて、ＡＮＤゲート３１ｇ〜３１ｊのそれぞれに入力される。
【００５３】
ＡＮＤゲート３１ｇには、それ以外に、ＯＲゲート３１ｋを経た奇数信号ＯＤＤと、取込開始信号ＣＡＰＳＴＡＲＴとが入力されている。したがって、図５（ａ）に示すように、ビデオ信号の先頭が奇数フィールド期間である場合には、ＡＮＤゲート３１ｆからの垂直パルスＶＰが、そのまま出力されて、奇数側フリップフロップ３１ｐのデータ入力端子Ｊと、偶数側フリップフロップ３１ｏのデータ入力端子Ｋに入力される。また、上記のＡＮＤゲート３１ｈには、さらに取込開始信号ＣＡＰＳＴＡＲＴがインバータ３１ｄで反転した信号（“Ｌ”）が入力されるので、その出力は“Ｌ”となる。このため、奇数側フリップフロップ３１ｐのデータ入力端子ＫにはＯＲゲート３１ｌを介して“Ｌ”の信号が入力される。
【００５４】
このように、奇数側フリップフロップ３１ｐでは、データ入力端子Ｊへ垂直パルスＶＰが入力されることによって、図５（ａ）に示すように、データ出力端子Ｑからの出力信号ＯＤＤＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。この出力信号ＯＤＤＡＣＳは、バッファ３１ｒを経てフリップフロップ３１ｓのデータ入力端子Ｄと、ＯＲゲート３１ｍとに入力される。
【００５５】
このとき、直接ＡＮＤゲート３１ｉは、“Ｈ”の出力信号ＯＤＤＡＣＳと、ＡＮＤゲート３１ｆからの垂直パルスＶＰの論理積を出力する。この“Ｈ”の信号は、偶数側フリップフロップ３１ｏのデータ入力端子Ｊに入力される。奇数側フリップフロップ３１ｐでは、データ入力端子Ｊ・Ｋに、ともに“Ｈ”の信号が入力されるが、データ入力端子Ｊに入力されるパルスの幅がドットクロックＤＣＬＫの１クロックより狭い幅であるので、そのパルスを“Ｈ”としてとらえることができず、結局データ出力端子Ｑからの出力信号ＥＶＥＮＡＣＳが“Ｌ”を維持する。
【００５６】
また、ＡＮＤゲート３１ｊは、“Ｈ”に変わる前の“Ｌ”の出力信号ＯＤＤＡＣＳと、垂直パルスＶＰとの論理積として“Ｈ”のパルスを出力する。一方、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｋには、“Ｌ”の出力信号ＯＤＤＡＣＳが入力される。このため、偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑからは、“Ｈ”の出力信号ＥＶＥＮＡＣＳが出力される。しかしながら、出力信号ＯＤＤＡＣＳが、その後すぐに“Ｈ”に変化するので、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｊ・Ｋの入力がそれぞれ“Ｌ”と“Ｈ”とに変化する。このため、偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑは“Ｌ”に変化する。
【００５７】
ここで、奇数信号ＯＤＤが“Ｌ”に変化して、偶数フィールド期間になったときには、ＡＮＤゲート３１ｇの出力が“Ｌ”に変化するので、図５（ａ）に示すように、奇数側フリップフロップ３１ｐからの出力信号ＯＤＤＡＣＳが“Ｈ”に維持される。すると、ＡＮＤゲート３１ｉの出力すなわち奇数側フリップフロップ３１ｐのデータ入力端子Ｊには、“Ｈ”の垂直パルスＶＰが入力されるので、偶数側フリップフロップ３１ｏからの出力信号ＥＶＥＮＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。
【００５８】
また、このとき、奇数側フリップフロップ３１ｐのデータ入力端子Ｊに、ＡＮＤゲート３１ｉからの“Ｈ”のパルスが入力されるので、出力信号ＯＤＤＡＣＳは、出力信号ＥＶＥＮＡＣＳが“Ｈ”に変化したのと同時に“Ｌ”に変化する。出力信号ＯＤＤＡＣＳが“Ｌ”に変化してからは、ＡＮＤゲート３１ｉの出力も“Ｌ”に変化するが、奇数側フリップフロップ３１ｐは、データ入力端子Ｊ・Ｋがともに“Ｌ”になるため、データ出力端子Ｑからの“Ｈ”の出力を維持する。
【００５９】
このように、ビデオ信号の先頭が奇数フィールド期間であって、それに偶数フィールド期間が続く場合、出力信号ＯＤＤＡＣＳ・ＥＶＥＮＡＣＳの状態（“Ｈ”・“Ｌ”）が交互に切り替わる。奇数フィールド期間と偶数フィールド期間とが以降も交互に続く通常のビデオ信号の場合、上記の動作が繰り返される。
【００６０】
これにより、奇数フィールド期間と偶数フィールド期間とが切り替わっても、ＯＲゲート３１ｍの出力が常に“Ｈ”となるので、フリップフロップ３１ｔの出力も“Ｈ”を維持する。すると、ＡＮＤゲート３２ｉからは、表示有効信号ＶＡＬＩＤ* がインバータ３２ｅによって反転した“Ｈ”の期間と同じ期間で“Ｈ”（アクティブ）となる書込要求信号ＷＲが出力される。したがって、交互に現れる奇数フィールド期間と偶数フィールド期間とに対するビデオデータＶＤＡＴＡは、書込要求信号ＷＲがアクティブの期間、メモリコントローラ３２ｊによって書き込まれる。
【００６１】
書込アドレス発生部３２においては、カウンタ３２ａで生成されるラインアドレスと、カウンタ３２ｂで生成されるドットアドレスとが組み合わされることで、２０ビットのアドレスデータＡ０〜Ａ１９を発生する。このアドレスデータＡ０〜Ａ１９からなる書込アドレスＡＤＤは、メモリコントローラ３２ｊを介してビデオメモリ４に与えられる。ビデオデータＶＤＡＴＡは、ビデオメモリ４における、その書込アドレスＡＤＤで指定される領域に１ドットずつ書き込まれていく。
【００６２】
カウンタ３２ａは、インバータ３２ｄで反転した水平同期信号ＨＳＹＮＣ* をカウントすることで、各ラインを表すラインアドレスデータＡ１１〜Ａ１９を出力する。このカウンタ３２ａは、ＮＯＲゲート３２ｆを介して得られる、上記の垂直パルスＶＰと、インバータ３２ｃで反転したリセット信号ＲＥＳＥＴ* との論理和否定によって、１垂直走査期間毎またはリセット時期（パワーＯＮ時など）にクリアされる。
【００６３】
また、前述のフリップフロップ３１ｓの反転データ出力端子からの出力が、ラインアドレスデータＡ１０としてラインアドレスデータＡ１１〜Ａ１９に付加される。上記の反転データ出力端子からの反転出力が“Ｌ”すなわち“０”であるとき、そのビデオデータＶＤＡＴＡが奇数フィールド期間のデータであることを示し、反転出力が“Ｈ”すなわち“１”であるとき、そのビデオデータＶＤＡＴＡが偶数フィールド期間のデータであることを示す。
【００６４】
一方、カウンタ３２ｂは、インバータ３２ｅで反転した表示有効信号ＶＡＬＩＤ* と、ドットクロックＤＣＬＫとのＡＮＤゲート３２ｈによる論理積をカウントすることで、各ドットを表すドットアドレスデータＡ０〜Ａ９を出力する。このカウンタ３２ｂは、ＮＯＲゲート３２ｇによって得られる、ドットクロックＤＣＬＫと、上記のインバータ３２ｃからの反転したリセット信号ＲＥＳＥＴ* との論理和否定によって、１水平走査期間毎または上記のリセット時期にクリアされる。
【００６５】
図示はしないが、先頭の奇数フィールド期間から奇数フィールド期間が連続する特殊なビデオ信号の場合、奇数信号ＯＤＤが“Ｈ”を維持するので、前述の奇数フィールド期間のときと同様に、出力信号ＯＤＤＡＣＳが“Ｈ”を維持する一方、出力信号ＥＶＥＮＡＣＳが“Ｌ”を維持する。
【００６６】
ところで、先頭が偶数フィールド期間であって、それに続いて偶数フィールド期間が連続する場合は、図５（ｂ）に示すように、奇数信号ＯＤＤが“Ｌ”であるので、ＡＮＤゲート３１ｇの出力が“Ｌ”になる。このため、奇数側フリップフロップ３１ｐの出力信号ＯＤＤＡＣＳが“Ｌ”となる。これにより、偶数側フリップフロップ３１ｏでは、データ入力端子Ｊ・Ｋがともに“Ｌ”となるので、データ出力端子Ｑの出力信号ＥＶＥＮＡＣＳが“Ｌ”となる。
【００６７】
一方、偶数側前置フリップフロップ３１ｎは、データ入力端子ＪにＡＮＤゲート３１ｊを経た垂直パルスＶＰが入力され、データ入力端子Ｋに奇数側フリップフロップ３１ｐからの“Ｌ”の出力信号ＯＤＤＡＣＳが入力される。これにより、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮは、図５（ｂ）に示すように、垂直パルスＶＰが“Ｈ”の期間、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。
【００６８】
さらに、偶数フィールド期間が続くと、奇数信号ＯＤＤがＬを維持するが、上記の出力信号ＰＲＥ−ＥＶＥＮが“Ｈ”を維持しているので、“Ｈ”の垂直パルスＶＰが、奇数側フリップフロップ３１ｐのデータ入力端子Ｊに入力される。ここで、出力信号ＯＤＤＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化すると仮定する。
【００６９】
また、この変化によって、偶数側フリップフロップ３１ｏでは、データ入力端子ＪにＡＮＤゲート３１ｉを介して垂直パルスＶＰ（“Ｈ”）が入力されるとともに、データ入力端子ＫにＡＮＤゲート３１ｇからの垂直パルスＶＰ（“Ｈ”）が入力されるので、出力信号ＥＶＥＮＡＣＳが“Ｈ”に反転する。しかも、ＡＮＤゲート３１ｉからの垂直パルスＶＰは、ＯＲゲート３１ｌを介して奇数側フリップフロップ３１ｐのデータ入力端子Ｋに入力されるので、出力信号ＯＤＤＡＣＳが上記のように“Ｈ”に反転することに矛盾はない。
【００７０】
一方、偶数側前置フリップフロップ３１ｎでは、出力信号ＯＤＤＡＣＳが上記のように“Ｈ”に反転したときに、データ入力端子Ｊが“Ｌ”に変化するとともに、データ入力端子Ｋが“Ｈ”に変化するので、出力信号ＰＲＥ−ＥＶＥＮが逆に“Ｌ”に変化する。これにより、ＯＲゲート３１ｋの出力が“Ｌ”に変化する。
【００７１】
このとき、奇数側フリップフロップ３１ｐおよび偶数側フリップフロップ３１ｏでは、データ入力端子Ｊ・Ｋがともに“Ｌ”に変化するので、それぞれの出力信号ＯＤＤＡＣＳおよび出力信号ＥＶＥＮＡＣＳが“Ｈ”に維持される。これにより、出力信号ＰＲＥ−ＥＶＥＮは、“Ｌ”に維持される。さらに、偶数フィールド期間が続くと、このような状態が維持される。また、最初の偶数フィールド期間の次に奇数フィールド期間が続く場合、この奇数フィールド期間では、図５（ａ）に示すように、奇数信号ＯＤＤが“Ｈ”に変化することによって、“Ｈ”の出力信号ＯＤＤＡＣＳと、“Ｌ”のＥＶＥＮＡＣＳが得られる。
【００７２】
このように、ビデオ信号の先頭が偶数フィールド期間であって、それに偶数フィールド期間が連続する場合、最初の偶数フィールド期間では、出力信号ＯＤＤＡＣＳ・ＥＶＥＮＡＣＳが“Ｌ”となるので、ＯＲゲート３１ｍの出力も“Ｌ”となる。このため、フリップフロップ３１ｔの出力も“Ｌ”となり、ＡＮＤゲート３２ｉからの書込要求信号ＷＲが“Ｌ”となる結果、その偶数フィールド期間のビデオデータＶＤＡＴＡは、ビデオメモリ４に書き込まれない。
【００７３】
一方、先頭の偶数フィールド期間の後に偶数フィールド期間が続いても奇数フィールド期間が続いても、ＯＲゲート３１ｍの出力が“Ｈ”となるので、フリップフロップ３１ｔの出力も“Ｌ”となる。したがって、そのフィールド期間のビデオデータＶＤＡＴＡは、ビデオメモリ４に書き込まれることになる。このとき、偶数フィールド期間および奇数フィールド期間のいずれの場合でも、奇数側フリップフロップ３１ｐから“Ｈ”の出力信号ＯＤＤＡＣＳが出力されるので、奇数側フリップフロップ３１ｐの反転出力端子が“Ｌ”となり、ビデオデータＶＤＡＴＡが奇数フィールド期間のデータとしてビデオメモリ４に書き込まれる。
【００７４】
以上に述べたように、本実施の形態に係るビデオシステムにおいては、ビデオ信号処理装置３が、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋからなるフィールド期間判定部３１ｘを備えている。
【００７５】
これにより、出力モードとして通常再生モードで再生されたビデオ信号をＶＴＲ１から取り込む場合、先頭から奇数フィールド期間と偶数フィールド期間とを交互に繰り返すビデオ信号が非同期に入力されたときには、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮが“Ｌ”となる。それゆえ、奇数側フリップフロップ３１ｐの出力信号ＯＤＤＡＳＣおよび偶数側フリップフロップ３１ｏの出力信号ＥＶＥＮＡＳＣが交互に“Ｈ”となり、従来の装置と同様に、これらのビデオデータＶＤＡＴＡを順次ビデオメモリ４に書き込む。また、先頭の奇数フィールド期間にさらに奇数フィールド期間が続く場合でも、このときのビデオデータＶＤＡＴＡを偶数フィールド期間のデータとしてビデオメモリ４に書き込む。すなわち、先頭が奇数フィールド期間である場合には、それに続くフィールド期間が奇数または偶数のいずれであっても、偶数フィールド期間のデータとしてビデオメモリ４に書き込む。
【００７６】
一方、出力モードとして特殊操作モードで再生されたビデオ信号をＶＴＲ１から取り込む場合、先頭が偶数フィールドであるビデオ信号が非同期に入力されたときには、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮが“Ｈ”となる。それゆえ、この期間では、出力信号ＯＤＤＡＳＣ・ＥＶＥＮＡＳＣがともに“Ｌ”となり、ビデオデータＶＤＡＴＡを順次ビデオメモリ４に書き込まない。また、それに続くフィールド期間では、奇数または偶数フィールド期間のいずれであっても、出力信号ＰＲＥ−ＥＶＥＮが“Ｌ”となる。したがって、この期間では、出力信号ＯＤＤＡＳＣ・ＥＶＥＮＡＳＣがともに“Ｈ”となり、そのフィールド期間のビデオデータＶＤＡＴＡを先頭の奇数フィールド期間のデータとしてビデオメモリ４に書き込み、続くフィールド期間のビデオデータＶＤＡＴＡを偶数フィールドのデータとしてビデオメモリ４に書き込む。
【００７７】
このように、上記のビデオ信号処理装置３は、偶数側前置フリップフロップ３１ｎによって、先頭のフィールド期間の奇数または偶数を検出して、先頭から奇数フィールド期間と偶数フィールド期間とが交互に連続するように、デジタルのビデオ信号を取り込む。これにより、巻き戻し、早送り、早送り再生、ポーズ、停止（ブルーバック等の静止画出力）等の特殊操作モードのビデオ信号を、従来のアナログ処理の装置とほぼ同等に取り込むことができ、そのようなビデオ信号の再生（表示）を可能にする。
【００７８】
したがって、通常再生モードから特殊操作モードに変わって、第１フィールドが奇数フィールドであり、第２フィールドが偶数フィールドである規定のビデオ信号（通常再生モードのビデオ信号）から、上記のような特殊状態（特殊操作モード）のビデオ信号に切り替わっても、特殊状態のビデオデータＶＤＡＴＡがビデオメモリ４に書き込まれるので、そのビデオ信号が画像として表示されなくなるということはない。
【００７９】
なお、本実施の形態では、上記のような処理を、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋを備えることによって実現している。しかしながら、本発明は、このような構成に限定されず、同等な機能を有する回路を構成することによって、同様な処理を実現する装置を提供することができる。
【００８０】
【発明の効果】
以上のように、本発明のビデオ信号入力装置は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定するフィールド判定手段と、上記第１フィールドが奇数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込むとともに、上記第１フィールドのビデオ信号の書き込みが行われると、それに続く第２フィールドのビデオ信号を偶数フィールドとして上記メモリに書き込む一方、上記第１フィールドが偶数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込まず、それに続く第２フィールドのビデオ信号を奇数フィールドとして上記メモリに書き込み、さらに続く次のフレームの第１フィールドのビデオ信号を偶数フィールドのビデオ信号として上記メモリに書き込むように、書き込むべきフィールドのビデオ信号を選択するフィールド選択手段とを備え、当該フィールド選択手段が、垂直走査期間毎に１つ出力される垂直パルスと、奇数フィールド期間でＨとなり偶数フィールド期間でＬとなる奇数信号との論理積が第１データ入力端子に入力され、上記垂直パルスまたは上記論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第１フリップフロップと、上記垂直パルスと上記第１フリップフロップの出力との論理積が第１データ入力端子に入力され、上記垂直パルスと上記奇数信号の反転信号との論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第２フリップフロップとを有し、上記第１フリップフロップのＨの出力によって奇数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記第２フリップフロップのＨの出力によって偶数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記フィールド判定手段が、上記垂直パルスと上記第１フリップフロップの出力の反転信号との論理積が第１データ入力端子に入力され、上記第１フリップフロップの出力が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第３フリップフロップと、上記奇数信号が上記垂直パルスと論理積をとられる前段で上記奇数信号と上記第３フリップフロップの出力との論理和を出力するＯＲゲートとを有している構成である。
【００８１】
これにより、出力モードとして特殊操作モード（巻き戻し、早送り、早送り再生、ポーズ、停止等）ビデオ信号を取り込む場合に、第１フィールドが偶数フィールドである場合は、そのフィールドのビデオ信号が書き込まれないものの、それ以外のビデオ信号はメモリに書き込まれる。それゆえ、画像が全く表示されなくなるという不都合を解消することができる。したがって、特殊状態のビデオ信号を従来のアナログ処理の装置とほぼ同等の画質で取り込むことができるという効果を奏する。
【００８２】
本発明の画像表示装置は、上記ビデオ信号入力装置と、上記ビデオ信号入力装置の上記フィールド選択手段で選択されたデジタルのビデオ信号を書き込むメモリと、上記メモリから読み出されたビデオ信号を表示する表示手段とを備えている構成である。
【００８３】
これにより、上記のように、ビデオ信号入力装置によって、特殊状態のビデオ信号をメモリに書き込むことができるので、そのようなビデオ信号がメモリから読み出されて、表示手段に表示されると、画像が欠落するといった異常な状態ではなく、特殊状態としてのほぼ正常な画像を表示することができる。したがって、デジタルでビデオ信号を取り込んで表示する画像表示装置の信頼性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るビデオシステムにおけるビデオ信号処理装置の構成を示す論理回路図である。
【図２】上記ビデオシステムの概略構成を示すブロック図である。
【図３】上記実施の形態に係るビデオシステムにおけるビデオ信号処理装置および従来のビデオ信号処理装置に共通して用いられる水平同期信号を中心とする各種の制御信号を示すタイミングチャートである。
【図４】上記実施の形態に係るビデオシステムにおけるビデオ信号処理装置および従来のビデオ信号処理装置に共通して用いられる垂直同期信号を中心とする各種の制御信号を示すタイミングチャートである。
【図５】（ａ）は先頭の奇数フィールド期間に偶数フィールド期間が続くビデオ信号を取り込む場合の上記ビデオ信号の処理装置の動作を示すタイミングチャートであり、（ｂ）は先頭の偶数フィールド期間に偶数フィールド期間が続くビデオ信号を取り込む場合の上記ビデオ信号の処理装置の動作を示すタイミングチャートである。
【図６】従来のビデオ信号処理装置の概略を示す論理回路図である。
【符号の説明】
３ ビデオ信号処理装置
４ ビデオメモリ（メモリ）
５ 表示デバイス（表示手段）
３１ｎ 偶数側前置フリップフロップ
３１ｏ 偶数側フリップフロップ（フィールド選択手段）
３１ｐ 奇数側フリップフロップ（フィールド選択手段）
３１ｘ フィールド期間判定部（フィールド判定手段）
【発明の属する技術分野】
本発明は、ビデオ機器から得られたビデオ信号を各種の処理のためにデジタルで取り込むビデオ信号入力装置に係り、詳しくは、通常状態のビデオ信号以外の特殊状態のビデオ信号を正しく取り込むことができるビデオ信号入力装置およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来、ビデオテープレコーダ（以降、ＶＴＲと称する）等のビデオ機器で再生されたビデオ信号に何らかの処理を施すには、例えば、ビデオ機器からのビデオ信号を一旦ビデオメモリに取り込み、必要に応じてビデオメモリから読み出す。ビデオ信号をビデオメモリに取り込むため、アナログビデオ信号の場合は、デジタル化する必要がある。また、インターレス方式の場合、１フレームが奇数フィールドと偶数フィールドと（２つのフィールド）で構成される。このように、ビデオ信号が奇数フィールドの信号と偶数フィールドの信号とからなる場合、それが表示装置で正しく表示できるように、奇数フィールドと偶数フィールドとを識別してビデオメモリに取り込む必要がある。
【０００３】
ビデオ信号を取り込むための従来のビデオ信号入力装置は、例えば、図６に示すように構成されている。このビデオ信号入力装置では、図示しないビデオデコーダによって、まず、ビデオ機器から得られたビデオ信号をデジタル信号に変換するとともに、そのビデオ信号から各種の制御信号を生成する。制御信号としては、図３および図４に示すように、垂直同期信号ＶＳＹＮＣ* 、水平同期信号ＨＳＹＮＣ* 、奇数信号ＯＤＤ、取込開始信号ＣＡＰＳＴＡＲＴ、ドットクロックＤＣＬＫ、リセット信号ＲＥＳＥＴ* 、表示有効信号ＶＡＬＩＤ* 等が用いられる。
【０００４】
また、このビデオ信号入力装置は、取り込まれるビデオ信号が奇数フィールドの信号であるか、偶数フィールドの信号であるかを判定するためのフィールド判定部５１と、書込アドレス発生部５２とを備えている。以下に、各部の動作を図３および図４のタイミングチャートを参照して説明する。
【０００５】
書込開始制御部５１では、シフトレジスタ５１ａで、正極性に反転した垂直同期信号ＶＳＹＮＣ* を１ドットのデータの入力タイミングに同期したドットクロックＤＣＬＫでシフトさせる。シフトレジスタ５１ａの第２出力端子Ｑ１からの出力信号がインバータ５１ｂで反転した信号と、第３出力端子Ｑ２からの出力信号とがＡＮＤゲート５１ｃに入力される。すると、ＡＮＤゲート５１ｃからは、第３出力端子Ｑ２からの出力信号と、上記のインバータ５１ｂからの反転信号との論理積が出力されて、ＡＮＤゲート５１ｄに入力される。
【０００６】
ＡＮＤゲート５１ｄには、それ以外に、奇数フィールド期間で“１”（“Ｈ”）となり、偶数フィールド期間で“０”（“Ｌ”）となる奇数信号ＯＤＤと、取込開始信号ＣＡＰＳＴＡＲＴとが入力されている。取込開始信号ＣＡＰＳＴＡＲＴは、固定的にアクティブ（“Ｈ”）とされている。したがって、奇数フィールド期間では、ＡＮＤゲート５１ｃからの信号がそのまま出力されて奇数側フリップフロップ５１ｅのデータ入力端子Ｊに入力される。
【０００７】
一方、上記のＡＮＤゲート５１ｃの出力信号は、ＡＮＤゲート５１ｆに入力されている。このＡＮＤゲート５１ｆには、それ以外に、奇数信号ＯＤＤがインバータ５１ｏで反転した信号が入力される。したがって、奇数フィールド期間では、ＡＮＤゲート５１ｆの出力が“Ｌ”（ローレベル）となる。また、上記のＡＮＤゲート５１ｃの出力信号は、取込開始信号ＣＡＰＳＴＡＲＴがインバータ５１ｇで反転した信号とともにＡＮＤゲート５１ｈに入力されるが、やはり奇数フィールド期間では、ＡＮＤゲート５１ｈの出力も“Ｌ”となる。
【０００８】
したがって、ともに“Ｌ”となったＡＮＤゲート５１ｆ・５１ｈの出力が、ＯＲゲート５１ｉを介して奇数側フリップフロップ５１ｅのデータ入力端子Ｋに与えられる。すると、ドットクロックＤＣＬＫのタイミングで動作する奇数側フリップフロップ５１ｅでは、データ入力端子Ｋへの入力が“Ｌ”であるので、データ入力端子Ｊへ“Ｈ”のパルス信号が入力されるとセットされて、データ出力端子Ｑは“Ｈ”の信号を出力する。この信号は、バッファ５１ｊを経てフリップフロップ５１ｋのデータ入力端子ＤおよびＯＲゲート５１ｍに入力される。
【０００９】
一方、奇数フィールド期間において、偶数側フリップフロップ５１ｌには、データ入力端子ＪにＡＮＤゲート５１ｆからの“Ｌ”の信号が入力される一方、データ入力端子ＫにＡＮＤゲート５１ｄからのパルス信号が入力される。このため、偶数側フリップフロップ５１ｌでは、データ入力端子Ｊへの入力が“Ｌ”であるので、データ入力端子Ｋへ“Ｈ”のパルス信号が入力されるとリセットされて、データ出力端子Ｑは“Ｌ”の信号を出力する。この信号は、ＯＲゲート５１ｍに入力される。
【００１０】
したがって、奇数フィールド期間においては、奇数側フリップフロップ５１ｅから出力された“Ｈ”の信号がＯＲゲート５１ｍを経てフリップフロップ５１ｎのデータ入力端子Ｄに入力される。この信号は、ドットクロックＤＣＬＫに同期して保持され、書込制御のための信号として、アドレス発生部５２のＡＮＤゲート５２ａに入力される。また、ＡＮＤゲート５２ａには、１水平走査期間において表示に有効画素が存在する期間に“Ｌ”（アクティブ）となる表示有効信号ＶＡＬＩＤ* が反転されて入力される。したがって、フリップフロップ５１ｎを経た奇数側フリップフロップ５１ｅからの信号が、書込要求信号ＷＲとしてメモリコントローラ５２ｄを経てビデオメモリ６１に供給される。これにより、ビデオメモリ６１は、デジタルのビデオ信号であるビデオデータＶＤＡＴＡを１ドットずつ、ドットクロックＤＣＬＫのタイミングで与えられたアドレスに書き込む。
【００１１】
アドレス発生部５２では、反転された水平同期信号ＨＳＹＮＣ* をクロック入力とする９ビットのカウンタ５２ｂで、アドレスデータＡ１１〜Ａ１９からなるラインアドレスを発生する。また、このラインアドレスには、前述のフリップフロップ５１ｋからの反転出力信号が、アドレスデータＡ１０として加えられる。このアドレスデータＡ１０は、奇数フィールド期間または偶数フィールド期間をそれぞれ“０”または“１”で表す。
【００１２】
また、アドレス発生部５２では、反転された表示有効信号ＶＡＬＩＤ* をクロック入力とする１０ビットのカウンタ５２ｃで、アドレスデータＡ０〜Ａ９からなるドットアドレスを発生する。上記のラインアドレスとドットアドレスとが組み合わされて、ビデオデータＶＤＡＴＡの１ドットについてのデータのアドレスが作成され、メモリコントローラ５２ｄに与えられる。
【００１３】
ところで、奇数フィールド期間から偶数フィールド期間に変わった直後においては、奇数信号ＯＤＤが“Ｌ”となるので、ＡＮＤゲート５１ｄの出力すなわち奇数側フリップフロップ５１ｅのデータ入力端子Ｊが“Ｌ”となるが、ＯＲゲート５１ｉの出力が“Ｌ”を維持するので、奇数側フリップフロップ５１ｅのデータ出力端子Ｑは“Ｈ”を維持する。このため、そのデータ出力端子Ｑからの出力信号が入力されるＡＮＤゲート５１ｆは、反転した奇数信号ＯＤＤも入力されるので、さらにＡＮＤゲート５１ｃからのパルス信号が入力されると、それをそのまま出力する。
【００１４】
奇数側フリップフロップ５１ｅでは、データ入力端子Ｊへの入力が“Ｌ”であるので、データ入力端子Ｋへ“Ｈ”のパルス信号が入力されると、データ出力端子Ｑは“Ｌ”を出力する。一方、偶数側フリップフロップ５１ｌでは、データ入力端子Ｋへの入力が“Ｌ”であるので、データ入力端子Ｊへ“Ｈ”のパルス信号が入力されると、データ出力端子Ｑはパルス信号に応じて“Ｈ”に変化する。
【００１５】
したがって、偶数側フリップフロップ５１ｌからの“Ｈ”の出力信号によって、書込要求信号ＷＲが生成されると、偶数フィールド期間のビデオデータＶＤＡＴＡのビデオメモリ６１への書き込みが開始する。
【００１６】
このように、従来のビデオ信号入力装置では、奇数フィールドと偶数フィールドとを判別して、それぞれのフィールドのビデオデータＶＤＡＴＡをビデオメモリ６１に書き込む。
【００１７】
【発明が解決しようとする課題】
ＶＴＲ等のビデオ機器では、巻き戻し、早送り、早送り再生、ポーズ、停止（ブルーバック等の静止画出力）等（以降、特殊操作モードと称する）の特殊状態において、通常の再生状態とは異なり、奇数フィールドと偶数フィールドとを交互に出力しなくなることがある。このような特殊状態でのビデオ機器からのアナログのビデオ信号を表示する場合、アナログ処理を行う表示装置（モニタやＴＶ受像機）では、画質は多少悪いものの、それなりに表示することができる。
【００１８】
しかしながら、上記のような特殊状態のアナログビデオ信号を前述のビデオ信号入力装置でデジタルに変換して取り込む場合、そのビデオ信号入力装置がそのような特殊状態のビデオ信号の取り込みに対応していないため、正しくビデオ信号を取り込むことができない。例えば、偶数フィールドのビデオ信号が連続して入力される場合、奇数フィールドのビデオ信号が入力されないので、上記のビデオ信号入力装置における奇数側フリップフロップ５１ｅが機能せず、全くビデオ信号が取り込まれないという状態になる。この場合、表示される画像は、その特殊状態のビデオ信号の取り込み前にすでに取り込まれたビデオ信号の画像が表示されたままで、全く変わらなくなる。
【００１９】
このように、従来のビデオ信号入力装置では、通常再生モードでのビデオ信号を取り込むことを前提として構成されているので、特殊操作モードのビデオ信号であるにも関わらず、通常再生モードのビデオ信号として取り込もうとするため、上記のように取り込みに失敗するという問題がある。
【００２０】
本発明は、上記の事情に鑑みてなされたものであって、特殊状態のビデオ信号をデジタルで取り込む際に、アナログ処理でビデオ信号を取り込む装置とほぼ同等の画質で取り込みを行うことを目的としている。
【００２１】
【課題を解決するための手段】
本発明のビデオ信号入力装置は、１フレームが２つの第１および第２フィールドで構成され、非同期で入力されるビデオ信号をデジタルでメモリに書き込むビデオ信号入力装置において、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定するフィールド判定手段と、上記第１フィールドが奇数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込むとともに、上記第１フィールドのビデオ信号の書き込みが行われると、それに続く第２フィールドのビデオ信号を偶数フィールドとして上記メモリに書き込む一方、上記第１フィールドが偶数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込まず、それに続く第２フィールドのビデオ信号を奇数フィールドとして上記メモリに書き込み、さらに続く次のフレームの第１フィールドのビデオ信号を偶数フィールドのビデオ信号として上記メモリに書き込むように、書き込むべきフィールドのビデオ信号を選択するフィールド選択手段とを備え、当該フィールド選択手段が、垂直走査期間毎に１つ出力される垂直パルスと、奇数フィールド期間でＨとなり偶数フィールド期間でＬとなる奇数信号との論理積が第１データ入力端子に入力され、上記垂直パルスまたは上記論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第１フリップフロップと、上記垂直パルスと上記第１フリップフロップの出力との論理積が第１データ入力端子に入力され、上記垂直パルスと上記奇数信号の反転信号との論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第２フリップフロップとを有し、上記第１フリップフロップのＨの出力によって奇数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記第２フリップフロップのＨの出力によって偶数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記フィールド判定手段が、上記垂直パルスと上記第１フリップフロップの出力の反転信号との論理積が第１データ入力端子に入力され、上記第１フリップフロップの出力が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第３フリップフロップと、上記奇数信号が上記垂直パルスと論理積をとられる前段で上記奇数信号と上記第３フリップフロップの出力との論理和を出力するＯＲゲートとを有していることを特徴としている。
【００２２】
上記の構成では、特殊状態のビデオ信号を取り込む際に、例えば、そのビデオ信号が奇数フィールドの連続する信号である場合、フィールド判定手段によって同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであると判定される。すると、フィールド選択手段によって、その第１フィールドのビデオ信号が選択されて、上記メモリに書き込まれる。そして、第１フィールドのビデオ信号の書き込みが行われると、フィールド選択手段によって、それに続く第２フィールドのビデオ信号が選択されて、偶数フィールドのビデオ信号として上記メモリに書き込まれる。
【００２３】
また、ビデオ信号が偶数フィールドの連続する信号である場合、フィールド判定手段によって同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが偶数フィールドであると判定される。すると、フィールド選択手段によって、その第１フィールドのビデオ信号が選択されず、上記メモリに書き込まれない。そして、フィールド選択手段によって、それに続く第２フィールドのビデオ信号が選択されて、奇数フィールドのビデオ信号として上記メモリに書き込まれ、さらに続く次のフレームの第１フィールドのビデオ信号が選択されて、偶数フィールドのビデオ信号として書き込まれる。
【００２４】
したがって、通常再生モードから特殊操作モードに変わって、第１フィールドが奇数フィールドであり、第２フィールドが偶数フィールドである規定のビデオ信号（通常再生モードのビデオ信号）から、上記のような特殊状態（特殊操作モード）のビデオ信号に切り替わっても、特殊状態のビデオ信号がメモリに書き込まれるので、表示されなくなるという不都合を解消することができる。
【００２５】
本発明の画像表示装置は、上記ビデオ信号入力装置と、上記ビデオ信号入力装置の上記フィールド選択手段で選択されたデジタルのビデオ信号を書き込むメモリと、上記メモリから読み出されたビデオ信号を表示する表示手段とを備えていることを特徴としている。
【００２６】
このような画像表示装置では、上記のように、ビデオ信号入力装置によって、特殊状態のビデオ信号をメモリに書き込むことができるので、そのようなビデオ信号がメモリから読み出されて、表示手段に表示されると、画像が欠落するといった異常な状態ではなく、特殊状態としてのほぼ正常な画像を表示することができる。
【００２７】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００２８】
本実施の形態に係るビデオシステムは、図２に示すように、ビデオ機器としてのＶＴＲ１と、ビデオデコーダ２と、ビデオ信号処理装置３と、ビデオメモリ４と、表示デバイス５（表示手段）とを備えている。
【００２９】
ビデオデコーダ２は、ＶＴＲ１から出力されたアナログのＮＴＳＣ方式やＰＡＬ方式といったビデオ信号（コンポジットビデオ信号）から抽出された画像信号のデジタルへの変換、ビデオ信号からの各種の信号の分離や各種制御信号の生成を行う。制御信号としては、図３および図４に示すような、垂直同期信号ＶＳＹＮＣ* 、水平同期信号ＨＳＹＮＣ* 、奇数信号ＯＤＤ、取込開始信号ＣＡＰＳＴＡＲＴ、ドットクロックＤＣＬＫ、リセット信号ＲＥＳＥＴ* 、表示有効信号ＶＡＬＩＤ* 等がビデオデコーダ２から得られる。
【００３０】
ビデオ信号入力装置３は、１フレーム（１画面）が第１および第２フィールドの２フィールドで構成されるビデオ信号を取り込んでビデオメモリ４に書き込むための装置である。このビデオ信号入力装置３については、後に詳述する。
【００３１】
メモリとしてのビデオメモリ４は、デジタル化されたビデオデータＶＤＡＴＡを蓄える半導体メモリ（ＤＲＡＭなどからなるビデオＲＡＭ）である。このビデオメモリ４は、ビデオ信号入力装置３から出力されたビデオデータＶＤＡＴＡを順次蓄えていき、必要に応じて読み出す。
【００３２】
なお、ここでは、ビデオメモリ４からのビデオデータＶＤＡＴＡの読み出しを制御する回路については、図示および説明を省略する。
【００３３】
ビデオ信号入力装置３は、図１に示すように、書込開始制御部３１と、書込アドレス発生部３２とを備えている。
【００３４】
書込制御部３１は、シフトレジスタ３１ａ、インバータ３１ｂ〜３１ｅ、ＡＮＤゲート３１ｆ〜３１ｊ、ＯＲゲート３１ｋ〜３１ｍ、偶数側前置フリップフロップ３１ｎ、偶数側フリップフロップ３１ｏ（フィールド選択手段）、奇数側フリップフロップ３１ｐ（フィールド選択手段）、バッファ３１ｒおよびフリップフロップ３１ｓ・３１ｔを備えている。この書込制御部３１は、垂直同期信号ＶＳＹＮＣ* および奇数信号ＯＤＤに基づいて、ビデオデータＶＤＡＴＡをビデオメモリ４に書き込む際の書込要求信号ＷＲを生成するための書込制御信号を出力する。
【００３５】
より詳しくは、書込制御部３１は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における先頭のフィールド（第１フィールド）が奇数フィールドである場合には、アクティブの書込制御信号を出力し、それに続くフィールド（第２フィールド）が奇数または偶数フィールドのいずれかであってもアクティブの書込制御信号を出力する。一方、書込制御部３１は、第１フィールドが偶数フィールドである場合には、非アクティブの書込制御信号を出力し、第２フィールドが奇数または偶数フィールドのいずれかであってもアクティブの書込制御信号を出力する。
【００３６】
また、書込制御部３１において、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋによって、フィールド期間判定部３１ｘが構成されている。フィールド判定手段としてのこのフィールド期間判定部３１ｘは、１フレームにおける第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定する。その判定は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるときにアクティブとなる一方、上記の第１フィールドが偶数フィールドであるときに非アクティブとなる、奇数側フリップフロップ３１ｐのデータ出力端子Ｑの出力に応じて行われる。
【００３７】
４ビット出力のシフトレジスタ３１ａは、インバータ３１ｂによって反転された垂直同期信号ＶＳＹＮＣ* をドットクロックＤＣＬＫに同期してシフトさせる。上記のドットクロックＤＣＬＫは、ビデオデータＶＤＡＴＡを構成する画素データが供給されるタイミングに同期したクロックであり、ビデオデコーダ２から供給されて、シフトレジスタ３１ａのクロック入力端子に入力される。シフトレジスタ３１ａの第１および第４出力端子Ｑ０・Ｑ３は非接続状態であり、利用されない。シフトレジスタ３１ａの第２出力端子Ｑ１は、インバータ３１ｃを介してＡＮＤゲート３１ｆの一方の入力端子に接続されている。また、シフトレジスタ３１ａの第３出力端子Ｑ２は、直接ＡＮＤゲート３１ｆの他方の入力端子に接続されている。
【００３８】
ＡＮＤゲート３１ｆの出力端子は、ＡＮＤゲート３１ｇ〜３１ｊのそれぞれの入力端子に接続されている。また、ＡＮＤゲート３１ｇ・３１ｊには、取込開始信号ＣＡＰＳＴＡＲＴが入力される。この取込開始信号ＣＡＰＳＴＡＲＴは、ビデオデータＶＤＡＴＡの取り込みの開始を表す信号であるが、固定的にアクティブ（“Ｈ”）とされていてもよい。また、この取込開始信号ＣＡＰＳＴＡＲＴを非アクティブ（“Ｌ”）とすることによって、ビデオ信号の書き込みを停止させることができる。
【００３９】
ＡＮＤゲート３１ｈには、インバータ３１ｄで反転された取込開始信号ＣＡＰＳＴＡＲＴが入力される。ＡＮＤゲート３１ｇの入力端子には、さらにＯＲゲート３１ｋの出力端子が接続されている。ＡＮＤゲート３１ｉには、さらに奇数側フリップフロップ３１ｐのデータ出力端子Ｑからの出力信号が入力される一方、ＡＮＤゲート３１ｊには、さらにインバータ３１ｅで反転された上記の出力信号が入力される。
【００４０】
ＡＮＤゲート３１ｈ・３１ｉの出力端子は、ＯＲゲート３１ｌの入力端子に接続されている。このＯＲゲート３１ｌの出力端子は、奇数側フリップフロップ３１ｐのデータ入力端子Ｋに接続されている。また、ＡＮＤゲート３１ｇの出力端子は、奇数側フリップフロップ３１ｐのデータ入力端子Ｊおよび偶数側フリップフロップ３１ｏのデータ入力端子Ｋに接続されている。さらに、ＡＮＤゲート３１ｉの出力端子は、偶数側フリップフロップ３１ｏのデータ入力端子Ｊに接続されている。ＡＮＤゲート３１ｊの出力端子は、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｊに接続されている。また、奇数側フリップフロップ３１ｐのデータ出力端子Ｑは、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｋに接続されている。
【００４１】
上記の偶数側前置フリップフロップ３１ｎ、偶数側フリップフロップ３１ｏおよび奇数側フリップフロップ３１ｐは、ＪＫフリップフロップからなっており、ともにドットクロックＤＣＬＫがクロック入力端子に入力され、リセット信号ＲＥＳＥＴ* がクリア端子Ｒに入力される。偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑは、ＯＲゲート３１ｋの一方の入力端子に接続されている。このＯＲゲート３１ｋの他方の入力端子には、奇数信号ＯＤＤが入力される。奇数信号ＯＤＤは、垂直同期信号ＶＳＹＮＣ* の立ち上がりのタイミングで変化し、奇数フィールドの期間にアクティブ（“Ｈ”）となる一方、偶数フィールドの期間に非アクティブ（“Ｌ”）となる信号である（図４参照）。
【００４２】
偶数側および奇数側フリップフロップ３１ｏ・３１ｐのデータ出力端子Ｑは、ともにＯＲゲート３１ｍの入力端子に接続されている。このＯＲゲート３１ｍの出力端子は、フリップフロップ３１ｔのデータ入力端子Ｄに接続されている。また、奇数側フリップフロップ３１ｐのデータ出力端子Ｑは、バッファ３１ｒを介してフリップフロップ３１ｓのデータ入力端子Ｄに接続されている。フリップフロップ３１ｓ・３１ｔは、Ｄフリップフロップからなっており、ともにドットクロックＤＣＬＫがクロック入力端子に入力され、かつリセット信号ＲＥＳＥＴ* がクリア端子Ｒに入力される。このリセット信号ＲＥＳＥＴ* は、本ビデオシステムの起動時等にアクティブとなる信号である。
【００４３】
書込アドレス発生部３２は、カウンタ３２ａ・３２ｂ、インバータ３２ｃ〜３２ｅ、ＮＯＲゲート３２ｆ・３２ｇ、ＡＮＤゲート３２ｈ・３２ｉ、およびメモリコントローラ３２ｊを備えている。
【００４４】
カウンタ３２ａは、９ビットバイナリカウンタであり、インバータ３２ｄで反転した水平同期信号ＨＳＹＮＣ* がクロック入力端子に入力されている。また、カウンタ３２ａのクリア端子Ｒには、ＮＯＲゲート３２ｆの出力端子が接続されている。ＮＯＲゲート３２ｆには、インバータ３２ｃで反転されたリセット信号ＲＥＳＥＴ* が入力される一方、前述のＡＮＤゲート３１ｆからの出力信号が入力される。このカウンタ３２ａは、反転した水平同期信号ＨＳＹＮＣ* をカウントすることによって、９ビットのラインアドレスデータＡ１１〜Ａ１９を出力する。また、カウンタ３２ａは１垂直走査期間毎にクリアされるか、またはリセット信号ＲＥＳＥＴ* によってクリアされる。
【００４５】
上記のラインアドレスデータＡ１１〜Ａ１９には、前述のフリップフロップ３１ｓの反転データ出力端子からの出力信号がラインアドレスデータＡ１０として付加される。この信号は、“０”であるとき奇数フィールドを表し、“１”であるとき偶数フィールドを表す。
【００４６】
カウンタ３２ｂは、１０ビットバイナリカウンタであり、ＡＮＤゲート３２ｈによって得られる、インバータ３２ｅで反転した表示有効信号ＶＡＬＩＤ* とドットクロックＤＣＬＫとの論理積がクロック入力端子に入力されている。この表示有効信号ＶＡＬＩＤ* は、１水平走査期間において表示に有効画素が存在する期間にローアクティブとなる信号である（図３参照）。また、カウンタ３２ｂのクリア端子Ｒには、ＮＯＲゲート３２ｇの出力端子が接続されている。ＮＯＲゲート３２ｇには、インバータ３２ｃで反転されたリセット信号ＲＥＳＥＴ* が入力される一方、インバータ３２ｄで反転された水平同期信号ＨＳＹＮＣ* が入力される。このカウンタ３２ｂは、１水平走査期間における表示有効信号ＶＡＬＩＤ* で表される有効表示期間のドットクロックＤＣＬＫをカウントすることによって、１０ビットのドットアドレスデータＡ０〜Ａ９を出力する。また、カウンタ３２ｂは１水平走査期間毎にクリアされるか、またはリセット信号ＲＥＳＥＴ* によってクリアされる。
【００４７】
ビデオメモリ４への書き込みに用いられる書込アドレスは、例えば、１ラインにおける各画素に割り当てられた下位の１０ビットのドットアドレスデータＡ１１〜１９と、各ラインに割り当てられた上位の１０ビットのラインアドレスデータＡ０〜９とによって構成されている。
【００４８】
ビデオメモリ４からの読み出しに用いられる読出アドレスは、予め別途用意されている。この読出アドレスは、図示しない表示コントローラから供給される１画素毎に対応したドットクロックをカウンタでカウントすることによって得られた下位の１０ビット（水平位置に対応）と、１水平走査期間において有効な画像データが存在する期間でアクティブとなる信号をカウンタでカウントすることによって得られた上位の９ビット（垂直位置に対応）からなる。このような読出アドレスは、図示しない読出アドレス発生部で生成される。
【００４９】
ＡＮＤゲート３２ｉは、前述のフリップフロップ３２ｔのデータ出力端子Ｑからの出力信号と、反転された表示有効信号ＶＡＬＩＤ* との論理積を書込要求信号ＷＲとして出力し、メモリコントローラ３２ｊに与える。
【００５０】
メモリコントローラ３２ｊは、ドットクロックＤＣＬＫのタイミングで、前述のアドレスデータＡ０〜Ａ１９からなる書込アドレスＡＤＤを与えることによってビデオメモリ４の書き込み動作を制御する。これによって、ビデオメモリ４は、１画面分のビデオデータＶＤＡＴＡを１画素ずつ書込アドレスＡＤＤで指定された領域に書き込んでいく。また、メモリコントローラ３２ｊは、前述の書込アドレスを与えることによってビデオメモリ４の読み出し動作を制御する。
【００５１】
ここで、上記のように構成されるビデオ信号入力装置３の動作について図３ないし図５のタイミングチャートを参照して説明する。
【００５２】
まず、書込制御部３１において、各フィールド毎の書き込みの開始が制御される。シフトレジスタ３１ａで、正極性に反転した垂直同期信号ＶＳＹＮＣ* がドットクロックＤＣＬＫに同期してシフトすると、シフトレジスタ３１ａの第２出力端子Ｑ１からの出力信号がインバータ３１ｃで反転した信号と、第３出力端子Ｑ２からの出力信号とがＡＮＤゲート３１ｆに入力される。すると、ＡＮＤゲート３１ｆからは、図５（ａ）に示すように、２つの入力信号の論理積である垂直パルスＶＰが、ドットクロックＤＣＬＫの１クロック分のパルス幅を有するパルスとして１垂直走査期間毎に１つずつ出力されて、ＡＮＤゲート３１ｇ〜３１ｊのそれぞれに入力される。
【００５３】
ＡＮＤゲート３１ｇには、それ以外に、ＯＲゲート３１ｋを経た奇数信号ＯＤＤと、取込開始信号ＣＡＰＳＴＡＲＴとが入力されている。したがって、図５（ａ）に示すように、ビデオ信号の先頭が奇数フィールド期間である場合には、ＡＮＤゲート３１ｆからの垂直パルスＶＰが、そのまま出力されて、奇数側フリップフロップ３１ｐのデータ入力端子Ｊと、偶数側フリップフロップ３１ｏのデータ入力端子Ｋに入力される。また、上記のＡＮＤゲート３１ｈには、さらに取込開始信号ＣＡＰＳＴＡＲＴがインバータ３１ｄで反転した信号（“Ｌ”）が入力されるので、その出力は“Ｌ”となる。このため、奇数側フリップフロップ３１ｐのデータ入力端子ＫにはＯＲゲート３１ｌを介して“Ｌ”の信号が入力される。
【００５４】
このように、奇数側フリップフロップ３１ｐでは、データ入力端子Ｊへ垂直パルスＶＰが入力されることによって、図５（ａ）に示すように、データ出力端子Ｑからの出力信号ＯＤＤＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。この出力信号ＯＤＤＡＣＳは、バッファ３１ｒを経てフリップフロップ３１ｓのデータ入力端子Ｄと、ＯＲゲート３１ｍとに入力される。
【００５５】
このとき、直接ＡＮＤゲート３１ｉは、“Ｈ”の出力信号ＯＤＤＡＣＳと、ＡＮＤゲート３１ｆからの垂直パルスＶＰの論理積を出力する。この“Ｈ”の信号は、偶数側フリップフロップ３１ｏのデータ入力端子Ｊに入力される。奇数側フリップフロップ３１ｐでは、データ入力端子Ｊ・Ｋに、ともに“Ｈ”の信号が入力されるが、データ入力端子Ｊに入力されるパルスの幅がドットクロックＤＣＬＫの１クロックより狭い幅であるので、そのパルスを“Ｈ”としてとらえることができず、結局データ出力端子Ｑからの出力信号ＥＶＥＮＡＣＳが“Ｌ”を維持する。
【００５６】
また、ＡＮＤゲート３１ｊは、“Ｈ”に変わる前の“Ｌ”の出力信号ＯＤＤＡＣＳと、垂直パルスＶＰとの論理積として“Ｈ”のパルスを出力する。一方、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｋには、“Ｌ”の出力信号ＯＤＤＡＣＳが入力される。このため、偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑからは、“Ｈ”の出力信号ＥＶＥＮＡＣＳが出力される。しかしながら、出力信号ＯＤＤＡＣＳが、その後すぐに“Ｈ”に変化するので、偶数側前置フリップフロップ３１ｎのデータ入力端子Ｊ・Ｋの入力がそれぞれ“Ｌ”と“Ｈ”とに変化する。このため、偶数側前置フリップフロップ３１ｎのデータ出力端子Ｑは“Ｌ”に変化する。
【００５７】
ここで、奇数信号ＯＤＤが“Ｌ”に変化して、偶数フィールド期間になったときには、ＡＮＤゲート３１ｇの出力が“Ｌ”に変化するので、図５（ａ）に示すように、奇数側フリップフロップ３１ｐからの出力信号ＯＤＤＡＣＳが“Ｈ”に維持される。すると、ＡＮＤゲート３１ｉの出力すなわち奇数側フリップフロップ３１ｐのデータ入力端子Ｊには、“Ｈ”の垂直パルスＶＰが入力されるので、偶数側フリップフロップ３１ｏからの出力信号ＥＶＥＮＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。
【００５８】
また、このとき、奇数側フリップフロップ３１ｐのデータ入力端子Ｊに、ＡＮＤゲート３１ｉからの“Ｈ”のパルスが入力されるので、出力信号ＯＤＤＡＣＳは、出力信号ＥＶＥＮＡＣＳが“Ｈ”に変化したのと同時に“Ｌ”に変化する。出力信号ＯＤＤＡＣＳが“Ｌ”に変化してからは、ＡＮＤゲート３１ｉの出力も“Ｌ”に変化するが、奇数側フリップフロップ３１ｐは、データ入力端子Ｊ・Ｋがともに“Ｌ”になるため、データ出力端子Ｑからの“Ｈ”の出力を維持する。
【００５９】
このように、ビデオ信号の先頭が奇数フィールド期間であって、それに偶数フィールド期間が続く場合、出力信号ＯＤＤＡＣＳ・ＥＶＥＮＡＣＳの状態（“Ｈ”・“Ｌ”）が交互に切り替わる。奇数フィールド期間と偶数フィールド期間とが以降も交互に続く通常のビデオ信号の場合、上記の動作が繰り返される。
【００６０】
これにより、奇数フィールド期間と偶数フィールド期間とが切り替わっても、ＯＲゲート３１ｍの出力が常に“Ｈ”となるので、フリップフロップ３１ｔの出力も“Ｈ”を維持する。すると、ＡＮＤゲート３２ｉからは、表示有効信号ＶＡＬＩＤ* がインバータ３２ｅによって反転した“Ｈ”の期間と同じ期間で“Ｈ”（アクティブ）となる書込要求信号ＷＲが出力される。したがって、交互に現れる奇数フィールド期間と偶数フィールド期間とに対するビデオデータＶＤＡＴＡは、書込要求信号ＷＲがアクティブの期間、メモリコントローラ３２ｊによって書き込まれる。
【００６１】
書込アドレス発生部３２においては、カウンタ３２ａで生成されるラインアドレスと、カウンタ３２ｂで生成されるドットアドレスとが組み合わされることで、２０ビットのアドレスデータＡ０〜Ａ１９を発生する。このアドレスデータＡ０〜Ａ１９からなる書込アドレスＡＤＤは、メモリコントローラ３２ｊを介してビデオメモリ４に与えられる。ビデオデータＶＤＡＴＡは、ビデオメモリ４における、その書込アドレスＡＤＤで指定される領域に１ドットずつ書き込まれていく。
【００６２】
カウンタ３２ａは、インバータ３２ｄで反転した水平同期信号ＨＳＹＮＣ* をカウントすることで、各ラインを表すラインアドレスデータＡ１１〜Ａ１９を出力する。このカウンタ３２ａは、ＮＯＲゲート３２ｆを介して得られる、上記の垂直パルスＶＰと、インバータ３２ｃで反転したリセット信号ＲＥＳＥＴ* との論理和否定によって、１垂直走査期間毎またはリセット時期（パワーＯＮ時など）にクリアされる。
【００６３】
また、前述のフリップフロップ３１ｓの反転データ出力端子からの出力が、ラインアドレスデータＡ１０としてラインアドレスデータＡ１１〜Ａ１９に付加される。上記の反転データ出力端子からの反転出力が“Ｌ”すなわち“０”であるとき、そのビデオデータＶＤＡＴＡが奇数フィールド期間のデータであることを示し、反転出力が“Ｈ”すなわち“１”であるとき、そのビデオデータＶＤＡＴＡが偶数フィールド期間のデータであることを示す。
【００６４】
一方、カウンタ３２ｂは、インバータ３２ｅで反転した表示有効信号ＶＡＬＩＤ* と、ドットクロックＤＣＬＫとのＡＮＤゲート３２ｈによる論理積をカウントすることで、各ドットを表すドットアドレスデータＡ０〜Ａ９を出力する。このカウンタ３２ｂは、ＮＯＲゲート３２ｇによって得られる、ドットクロックＤＣＬＫと、上記のインバータ３２ｃからの反転したリセット信号ＲＥＳＥＴ* との論理和否定によって、１水平走査期間毎または上記のリセット時期にクリアされる。
【００６５】
図示はしないが、先頭の奇数フィールド期間から奇数フィールド期間が連続する特殊なビデオ信号の場合、奇数信号ＯＤＤが“Ｈ”を維持するので、前述の奇数フィールド期間のときと同様に、出力信号ＯＤＤＡＣＳが“Ｈ”を維持する一方、出力信号ＥＶＥＮＡＣＳが“Ｌ”を維持する。
【００６６】
ところで、先頭が偶数フィールド期間であって、それに続いて偶数フィールド期間が連続する場合は、図５（ｂ）に示すように、奇数信号ＯＤＤが“Ｌ”であるので、ＡＮＤゲート３１ｇの出力が“Ｌ”になる。このため、奇数側フリップフロップ３１ｐの出力信号ＯＤＤＡＣＳが“Ｌ”となる。これにより、偶数側フリップフロップ３１ｏでは、データ入力端子Ｊ・Ｋがともに“Ｌ”となるので、データ出力端子Ｑの出力信号ＥＶＥＮＡＣＳが“Ｌ”となる。
【００６７】
一方、偶数側前置フリップフロップ３１ｎは、データ入力端子ＪにＡＮＤゲート３１ｊを経た垂直パルスＶＰが入力され、データ入力端子Ｋに奇数側フリップフロップ３１ｐからの“Ｌ”の出力信号ＯＤＤＡＣＳが入力される。これにより、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮは、図５（ｂ）に示すように、垂直パルスＶＰが“Ｈ”の期間、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化する。
【００６８】
さらに、偶数フィールド期間が続くと、奇数信号ＯＤＤがＬを維持するが、上記の出力信号ＰＲＥ−ＥＶＥＮが“Ｈ”を維持しているので、“Ｈ”の垂直パルスＶＰが、奇数側フリップフロップ３１ｐのデータ入力端子Ｊに入力される。ここで、出力信号ＯＤＤＡＣＳが、ドットクロックＤＣＬＫの立ち上がりのタイミングで“Ｈ”に変化すると仮定する。
【００６９】
また、この変化によって、偶数側フリップフロップ３１ｏでは、データ入力端子ＪにＡＮＤゲート３１ｉを介して垂直パルスＶＰ（“Ｈ”）が入力されるとともに、データ入力端子ＫにＡＮＤゲート３１ｇからの垂直パルスＶＰ（“Ｈ”）が入力されるので、出力信号ＥＶＥＮＡＣＳが“Ｈ”に反転する。しかも、ＡＮＤゲート３１ｉからの垂直パルスＶＰは、ＯＲゲート３１ｌを介して奇数側フリップフロップ３１ｐのデータ入力端子Ｋに入力されるので、出力信号ＯＤＤＡＣＳが上記のように“Ｈ”に反転することに矛盾はない。
【００７０】
一方、偶数側前置フリップフロップ３１ｎでは、出力信号ＯＤＤＡＣＳが上記のように“Ｈ”に反転したときに、データ入力端子Ｊが“Ｌ”に変化するとともに、データ入力端子Ｋが“Ｈ”に変化するので、出力信号ＰＲＥ−ＥＶＥＮが逆に“Ｌ”に変化する。これにより、ＯＲゲート３１ｋの出力が“Ｌ”に変化する。
【００７１】
このとき、奇数側フリップフロップ３１ｐおよび偶数側フリップフロップ３１ｏでは、データ入力端子Ｊ・Ｋがともに“Ｌ”に変化するので、それぞれの出力信号ＯＤＤＡＣＳおよび出力信号ＥＶＥＮＡＣＳが“Ｈ”に維持される。これにより、出力信号ＰＲＥ−ＥＶＥＮは、“Ｌ”に維持される。さらに、偶数フィールド期間が続くと、このような状態が維持される。また、最初の偶数フィールド期間の次に奇数フィールド期間が続く場合、この奇数フィールド期間では、図５（ａ）に示すように、奇数信号ＯＤＤが“Ｈ”に変化することによって、“Ｈ”の出力信号ＯＤＤＡＣＳと、“Ｌ”のＥＶＥＮＡＣＳが得られる。
【００７２】
このように、ビデオ信号の先頭が偶数フィールド期間であって、それに偶数フィールド期間が連続する場合、最初の偶数フィールド期間では、出力信号ＯＤＤＡＣＳ・ＥＶＥＮＡＣＳが“Ｌ”となるので、ＯＲゲート３１ｍの出力も“Ｌ”となる。このため、フリップフロップ３１ｔの出力も“Ｌ”となり、ＡＮＤゲート３２ｉからの書込要求信号ＷＲが“Ｌ”となる結果、その偶数フィールド期間のビデオデータＶＤＡＴＡは、ビデオメモリ４に書き込まれない。
【００７３】
一方、先頭の偶数フィールド期間の後に偶数フィールド期間が続いても奇数フィールド期間が続いても、ＯＲゲート３１ｍの出力が“Ｈ”となるので、フリップフロップ３１ｔの出力も“Ｌ”となる。したがって、そのフィールド期間のビデオデータＶＤＡＴＡは、ビデオメモリ４に書き込まれることになる。このとき、偶数フィールド期間および奇数フィールド期間のいずれの場合でも、奇数側フリップフロップ３１ｐから“Ｈ”の出力信号ＯＤＤＡＣＳが出力されるので、奇数側フリップフロップ３１ｐの反転出力端子が“Ｌ”となり、ビデオデータＶＤＡＴＡが奇数フィールド期間のデータとしてビデオメモリ４に書き込まれる。
【００７４】
以上に述べたように、本実施の形態に係るビデオシステムにおいては、ビデオ信号処理装置３が、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋからなるフィールド期間判定部３１ｘを備えている。
【００７５】
これにより、出力モードとして通常再生モードで再生されたビデオ信号をＶＴＲ１から取り込む場合、先頭から奇数フィールド期間と偶数フィールド期間とを交互に繰り返すビデオ信号が非同期に入力されたときには、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮが“Ｌ”となる。それゆえ、奇数側フリップフロップ３１ｐの出力信号ＯＤＤＡＳＣおよび偶数側フリップフロップ３１ｏの出力信号ＥＶＥＮＡＳＣが交互に“Ｈ”となり、従来の装置と同様に、これらのビデオデータＶＤＡＴＡを順次ビデオメモリ４に書き込む。また、先頭の奇数フィールド期間にさらに奇数フィールド期間が続く場合でも、このときのビデオデータＶＤＡＴＡを偶数フィールド期間のデータとしてビデオメモリ４に書き込む。すなわち、先頭が奇数フィールド期間である場合には、それに続くフィールド期間が奇数または偶数のいずれであっても、偶数フィールド期間のデータとしてビデオメモリ４に書き込む。
【００７６】
一方、出力モードとして特殊操作モードで再生されたビデオ信号をＶＴＲ１から取り込む場合、先頭が偶数フィールドであるビデオ信号が非同期に入力されたときには、偶数側前置フリップフロップ３１ｎの出力信号ＰＲＥ−ＥＶＥＮが“Ｈ”となる。それゆえ、この期間では、出力信号ＯＤＤＡＳＣ・ＥＶＥＮＡＳＣがともに“Ｌ”となり、ビデオデータＶＤＡＴＡを順次ビデオメモリ４に書き込まない。また、それに続くフィールド期間では、奇数または偶数フィールド期間のいずれであっても、出力信号ＰＲＥ−ＥＶＥＮが“Ｌ”となる。したがって、この期間では、出力信号ＯＤＤＡＳＣ・ＥＶＥＮＡＳＣがともに“Ｈ”となり、そのフィールド期間のビデオデータＶＤＡＴＡを先頭の奇数フィールド期間のデータとしてビデオメモリ４に書き込み、続くフィールド期間のビデオデータＶＤＡＴＡを偶数フィールドのデータとしてビデオメモリ４に書き込む。
【００７７】
このように、上記のビデオ信号処理装置３は、偶数側前置フリップフロップ３１ｎによって、先頭のフィールド期間の奇数または偶数を検出して、先頭から奇数フィールド期間と偶数フィールド期間とが交互に連続するように、デジタルのビデオ信号を取り込む。これにより、巻き戻し、早送り、早送り再生、ポーズ、停止（ブルーバック等の静止画出力）等の特殊操作モードのビデオ信号を、従来のアナログ処理の装置とほぼ同等に取り込むことができ、そのようなビデオ信号の再生（表示）を可能にする。
【００７８】
したがって、通常再生モードから特殊操作モードに変わって、第１フィールドが奇数フィールドであり、第２フィールドが偶数フィールドである規定のビデオ信号（通常再生モードのビデオ信号）から、上記のような特殊状態（特殊操作モード）のビデオ信号に切り替わっても、特殊状態のビデオデータＶＤＡＴＡがビデオメモリ４に書き込まれるので、そのビデオ信号が画像として表示されなくなるということはない。
【００７９】
なお、本実施の形態では、上記のような処理を、インバータ３１ｅ、ＡＮＤゲート３１ｉ・３１ｊ、偶数側前置フリップフロップ３１ｎおよびＯＲゲート３１ｋを備えることによって実現している。しかしながら、本発明は、このような構成に限定されず、同等な機能を有する回路を構成することによって、同様な処理を実現する装置を提供することができる。
【００８０】
【発明の効果】
以上のように、本発明のビデオ信号入力装置は、同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定するフィールド判定手段と、上記第１フィールドが奇数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込むとともに、上記第１フィールドのビデオ信号の書き込みが行われると、それに続く第２フィールドのビデオ信号を偶数フィールドとして上記メモリに書き込む一方、上記第１フィールドが偶数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込まず、それに続く第２フィールドのビデオ信号を奇数フィールドとして上記メモリに書き込み、さらに続く次のフレームの第１フィールドのビデオ信号を偶数フィールドのビデオ信号として上記メモリに書き込むように、書き込むべきフィールドのビデオ信号を選択するフィールド選択手段とを備え、当該フィールド選択手段が、垂直走査期間毎に１つ出力される垂直パルスと、奇数フィールド期間でＨとなり偶数フィールド期間でＬとなる奇数信号との論理積が第１データ入力端子に入力され、上記垂直パルスまたは上記論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第１フリップフロップと、上記垂直パルスと上記第１フリップフロップの出力との論理積が第１データ入力端子に入力され、上記垂直パルスと上記奇数信号の反転信号との論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第２フリップフロップとを有し、上記第１フリップフロップのＨの出力によって奇数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記第２フリップフロップのＨの出力によって偶数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記フィールド判定手段が、上記垂直パルスと上記第１フリップフロップの出力の反転信号との論理積が第１データ入力端子に入力され、上記第１フリップフロップの出力が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第３フリップフロップと、上記奇数信号が上記垂直パルスと論理積をとられる前段で上記奇数信号と上記第３フリップフロップの出力との論理和を出力するＯＲゲートとを有している構成である。
【００８１】
これにより、出力モードとして特殊操作モード（巻き戻し、早送り、早送り再生、ポーズ、停止等）ビデオ信号を取り込む場合に、第１フィールドが偶数フィールドである場合は、そのフィールドのビデオ信号が書き込まれないものの、それ以外のビデオ信号はメモリに書き込まれる。それゆえ、画像が全く表示されなくなるという不都合を解消することができる。したがって、特殊状態のビデオ信号を従来のアナログ処理の装置とほぼ同等の画質で取り込むことができるという効果を奏する。
【００８２】
本発明の画像表示装置は、上記ビデオ信号入力装置と、上記ビデオ信号入力装置の上記フィールド選択手段で選択されたデジタルのビデオ信号を書き込むメモリと、上記メモリから読み出されたビデオ信号を表示する表示手段とを備えている構成である。
【００８３】
これにより、上記のように、ビデオ信号入力装置によって、特殊状態のビデオ信号をメモリに書き込むことができるので、そのようなビデオ信号がメモリから読み出されて、表示手段に表示されると、画像が欠落するといった異常な状態ではなく、特殊状態としてのほぼ正常な画像を表示することができる。したがって、デジタルでビデオ信号を取り込んで表示する画像表示装置の信頼性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るビデオシステムにおけるビデオ信号処理装置の構成を示す論理回路図である。
【図２】上記ビデオシステムの概略構成を示すブロック図である。
【図３】上記実施の形態に係るビデオシステムにおけるビデオ信号処理装置および従来のビデオ信号処理装置に共通して用いられる水平同期信号を中心とする各種の制御信号を示すタイミングチャートである。
【図４】上記実施の形態に係るビデオシステムにおけるビデオ信号処理装置および従来のビデオ信号処理装置に共通して用いられる垂直同期信号を中心とする各種の制御信号を示すタイミングチャートである。
【図５】（ａ）は先頭の奇数フィールド期間に偶数フィールド期間が続くビデオ信号を取り込む場合の上記ビデオ信号の処理装置の動作を示すタイミングチャートであり、（ｂ）は先頭の偶数フィールド期間に偶数フィールド期間が続くビデオ信号を取り込む場合の上記ビデオ信号の処理装置の動作を示すタイミングチャートである。
【図６】従来のビデオ信号処理装置の概略を示す論理回路図である。
【符号の説明】
３ ビデオ信号処理装置
４ ビデオメモリ（メモリ）
５ 表示デバイス（表示手段）
３１ｎ 偶数側前置フリップフロップ
３１ｏ 偶数側フリップフロップ（フィールド選択手段）
３１ｐ 奇数側フリップフロップ（フィールド選択手段）
３１ｘ フィールド期間判定部（フィールド判定手段）
Claims (2)
- １フレームが２つの第１および第２フィールドで構成され、非同期で入力されるビデオ信号をデジタルでメモリに書き込むビデオ信号入力装置において、
同一出力モードで最も先頭に入力されるフレームのビデオ信号における第１フィールドが奇数フィールドであるか偶数フィールドであるかを判定するフィールド判定手段と、
上記第１フィールドが奇数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込むとともに、上記第１フィールドのビデオ信号の書き込みが行われると、それに続く第２フィールドのビデオ信号を偶数フィールドとして上記メモリに書き込む一方、上記第１フィールドが偶数フィールドと判定されると、その第１フィールドのビデオ信号を上記メモリに書き込まず、それに続く第２フィールドのビデオ信号を奇数フィールドとして上記メモリに書き込み、さらに続く次のフレームの第１フィールドのビデオ信号を偶数フィールドのビデオ信号として上記メモリに書き込むように、書き込むべきフィールドのビデオ信号を選択するフィールド選択手段とを備え、
上記フィールド選択手段は、
垂直走査期間毎に１つ出力される垂直パルスと、奇数フィールド期間でＨとなり偶数フィールド期間でＬとなる奇数信号との論理積が第１データ入力端子に入力され、上記垂直パルスまたは上記論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第１フリップフロップと、
上記垂直パルスと上記第１フリップフロップの出力との論理積が第１データ入力端子に入力され、上記垂直パルスと上記奇数信号の反転信号との論理積が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第２フリップフロップとを有し、
上記第１フリップフロップのＨの出力によって奇数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、上記第２フリップフロップのＨの出力によって偶数フィールドのビデオ信号を上記メモリに書き込むビデオ信号として選択し、
上記フィールド判定手段は、
上記垂直パルスと上記第１フリップフロップの出力の反転信号との論理積が第１データ入力端子に入力され、上記第１フリップフロップの出力が第２データ入力端子に入力され、第１データ入力端子への入力がＨであり、かつ第２データ入力端子への入力がＬであるときに出力をセットする一方、第１データ入力端子への入力がＬであり、かつ第２データ入力端子への入力がＨであるときに出力をリセットする第３フリップフロップと、
上記奇数信号が上記垂直パルスと論理積をとられる前段で上記奇数信号と上記第３フリップフロップの出力との論理和を出力するＯＲゲートとを有していることを特徴とするビデオ信号入力装置。 - 請求項１に記載のビデオ信号入力装置と、
上記ビデオ信号入力装置の上記フィールド選択手段で選択されたデジタルのビデオ信号を書き込むメモリと、
上記メモリから読み出されたビデオ信号を表示する表示手段とを備えていることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207703A JP3813841B2 (ja) | 2001-07-09 | 2001-07-09 | ビデオ信号入力装置およびそれを備えた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207703A JP3813841B2 (ja) | 2001-07-09 | 2001-07-09 | ビデオ信号入力装置およびそれを備えた画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023608A JP2003023608A (ja) | 2003-01-24 |
| JP3813841B2 true JP3813841B2 (ja) | 2006-08-23 |
Family
ID=19043652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001207703A Expired - Fee Related JP3813841B2 (ja) | 2001-07-09 | 2001-07-09 | ビデオ信号入力装置およびそれを備えた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813841B2 (ja) |
-
2001
- 2001-07-09 JP JP2001207703A patent/JP3813841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003023608A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301026A (en) | Picture editing apparatus in a digital still video camera system | |
| JPS611190A (ja) | カラ−・グラフイツク・オ−バ−レイ・システム | |
| JPS62193378A (ja) | 方式変換装置 | |
| KR101000580B1 (ko) | 화상 처리 장치 및 화상 처리 방법, 및 기록 매체 | |
| US5392069A (en) | Image processing apparatus which can process a plurality of kinds of images having different aspect ratios | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| JP3813841B2 (ja) | ビデオ信号入力装置およびそれを備えた画像表示装置 | |
| EP0515155A2 (en) | Scanning rate conversion | |
| JP2593721Y2 (ja) | 画面重畳回路 | |
| JPH11237872A (ja) | 動映像の低速再生のためのフレーム構成装置 | |
| JP2530387B2 (ja) | シンクロナイザ | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JPH07163566A (ja) | 超音波診断装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JP2707650B2 (ja) | テレビジョン受像機 | |
| JP3086749B2 (ja) | ビデオ機器用相加平均装置 | |
| JP2001333391A (ja) | 映像表示装置 | |
| JPS6253078A (ja) | ビデオメモリ | |
| JP2596042B2 (ja) | 固体撮像装置 | |
| JP2005151217A (ja) | 映像信号処理装置 | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JPS6327504Y2 (ja) | ||
| JPS62254578A (ja) | 表示制御装置 | |
| JP2849384B2 (ja) | 画像記録再生方式 | |
| JPS6214587A (ja) | ビデオ信号記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3813841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |