JPS6225451A - 相補型半導体装置の製造方法 - Google Patents
相補型半導体装置の製造方法Info
- Publication number
- JPS6225451A JPS6225451A JP60164612A JP16461285A JPS6225451A JP S6225451 A JPS6225451 A JP S6225451A JP 60164612 A JP60164612 A JP 60164612A JP 16461285 A JP16461285 A JP 16461285A JP S6225451 A JPS6225451 A JP S6225451A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- substrate
- contact hole
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164612A JPS6225451A (ja) | 1985-07-25 | 1985-07-25 | 相補型半導体装置の製造方法 |
| US06/813,142 US4743564A (en) | 1984-12-28 | 1985-12-24 | Method for manufacturing a complementary MOS type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164612A JPS6225451A (ja) | 1985-07-25 | 1985-07-25 | 相補型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225451A true JPS6225451A (ja) | 1987-02-03 |
| JPH0248146B2 JPH0248146B2 (cs) | 1990-10-24 |
Family
ID=15796496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60164612A Granted JPS6225451A (ja) | 1984-12-28 | 1985-07-25 | 相補型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225451A (cs) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170555A (ja) * | 1988-10-28 | 1990-07-02 | American Teleph & Telegr Co <Att> | 集積回路およびシリサイド構造を形成するための低温法を含むその製造方法 |
| US6524904B1 (en) | 1999-04-20 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
-
1985
- 1985-07-25 JP JP60164612A patent/JPS6225451A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170555A (ja) * | 1988-10-28 | 1990-07-02 | American Teleph & Telegr Co <Att> | 集積回路およびシリサイド構造を形成するための低温法を含むその製造方法 |
| US6524904B1 (en) | 1999-04-20 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0248146B2 (cs) | 1990-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59138379A (ja) | 半導体装置の製造方法 | |
| US4755863A (en) | Semiconductor device having a semiconductor substrate with a high impurity concentration | |
| JPS6225451A (ja) | 相補型半導体装置の製造方法 | |
| JP3371196B2 (ja) | パターン形成方法 | |
| JPS60244043A (ja) | 相補型半導体装置の製造方法 | |
| JPH0481327B2 (cs) | ||
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPS628028B2 (cs) | ||
| JPS61251163A (ja) | Bi−MIS集積回路の製造方法 | |
| JPS61251165A (ja) | Bi−MIS集積回路の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPS61150377A (ja) | Mis型半導体装置の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS59105366A (ja) | Mos型トランジスタの製造方法 | |
| JPH027441A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPS60217667A (ja) | 半導体装置の製造方法 | |
| JPH0273628A (ja) | 半導体装置の製造方法 | |
| JPS6032990B2 (ja) | 半導体装置の製造方法 | |
| JPS60158659A (ja) | 半導体装置の製造方法 | |
| JPS6140052A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |