JPS62251982A

JPS62251982A - 画像処理装置

Info

Publication number: JPS62251982A
Application number: JP61095969A
Authority: JP
Inventors: Mitsuo Kurakake; 鞍掛　三津雄; Shoichi Otsuka; 大塚　昭一; Yutaka Muraoka; 村岡　豊
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1986-04-25
Filing date: 1986-04-25
Publication date: 1987-11-02
Also published as: WO1987006743A1; EP0266431A4; US4890100A; EP0266431A1; EP0266431B1; DE3786225T2; DE3786225D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業−［二の利用分野）本発明は、＠えばＣＲＴディスブ１／イ装慨のフレーム
バッファを輝度情報、色識別情報等任意の塗りつぶしデ
ータで塗りつぶす画像処理装置に関する。

（従来の技術）従来、画像表示装置のフレームバッファを任意のデータ
、例えば輝度データ、色データで一様に塗りつぶすため
の画像処理には、フレームバッファを制御用のプロセッ
サと接続するシングルアクセスボート、或いはデュアル
アクセスボートが用いられていた。

フレー・ムバッファにシングルボートメモリを用いた場
合には、フレームバッファの塗りつぶし作業、即ちフレ
ームバ・ソファへのデータ書込みは１つのランダムポー
トからのみ行なわれる。また。

フレームバッファにデュアルポートメモリを用いた場合
でも、デュアルポートメモリのシリアルアクセス用デー
タレジスタがデータ出力機能しか備えていないときには
、メモリセルアレイからのデータの読出しにはシリアル
ボートを用いるが。

メモリセルアレイに対する塗りつぶし情報などの人力デ
ータの書込みはランダムポートから行なわれていた。

（発明が解決しようとする問題点）ところで、フレームバッファとしてシング）レポートメ
モリを使用する場合、或いはデュアルポートメモリであ
ってもデータレジスタが出力機能だけ、をもっている場
合には、プロセッサからフレームバッファを所定の情報
で塗りつぶす際、塗りつぶし情報は、画素毎にその都度
ランダムポートから書込まねばならなかった。塗りつぶ
し情報をフレームバッファの１つの特定の行、列に出込
むのに要する時間をＴとすると、例えば２５６×２５６
の画素で構成されるフレームバッファの全てへ塗りつぶ
し情報を書込むのに、プロセッサはフレームバッファを
２５６×２５６回アクセスしなければならず、また全て
の塗りつぶし情報を書込むのに２５８Ｘ２５６ＸＴの時
間を要していた。このために、塗りつぶし作業は非常に
遅くなり、またプロセッサの塗りつぶしに要する負担は
Ｊ１畠゛に大きくなっていた。

本発明は、このような従来の画像処理装置の問題点を除
去し、プロセッサの負担を軽減しかつフレームバッファ
への塗りつぶし情報の格納の高速化を可能にする画像処
理装置を提供することを目的としている。

Ｃ問題点を解決するための手段）本発明は、シリアルボートとランダムポートとを介して
ブロモ・ンサに接続されるデュアルポートメモリからな
る画像メモリを有する画像処理装置において１画像メモ
リに前記プロセッサからランダムアクセスされかつ所定
の画素情報が格納されるメモリセルアレイと、シリアル
入力機能を有しかつ所定の塗りつぶし情報を前記メモリ
セルアレイへ転送するデータレジスタと、このデータレ
ジスタへ転送される塗りつぶし情報を格納する格納手段
とを具備することを特徴とする画像処理装置であって、
１１１１記従来技術の問題点を解決するものである。

ｃ作１■１）本発明においては、フレームパ）・ファにデュアルポー
トメモリを用い、格納り段に格納されている塗りつぶし
情報をデュアルポートメモリのデータレジスタにシリア
ルに転送し、データレジスタに供給された塗りつぶし情
報をデュアルポートメモリのメモリセルアレイに１行ご
とに内部転送して、フレームバッファに塗りつ、−一シ
情報を高速に書込む。

（実施例）以下、図面を参照して一実施例を説明する。

第１図は、未発明の画像処理装置のブロック図、第２図
は、デュアルポートメモリのシステム構成図を示してい
る。

第１図において、ｌはプロセッサであり、ＲＯＭ（図示
せず）等に格納されている制御プログラムに従って制御
される。ブロモ、すｌからの制御値’７　ハ、システム
バス２を介して周辺デ）＜イスレこ送られる。

３は、システムバス２とフレームパップアラ構成するデ
ュアルポートメモリ４のランダムアクセスポートとの間
を接続するランダムポートバスで、このデュアルポート
メモリ４は、メモリセルアレイ７を備えたランダムアク
セスブロック５と、メモリセルアレイ７の１行分の塗り
つぶし情＋ｙが格納されるデータレジスタ８を備えたシ
リアルアクセスブロック６とからなる。

ランダムアクセスブロック５は、プロセッサ１からシス
テムバス２およびランダムポートバス３を介してランダ
ムアクセスされるもので、そのメモリセルアレイ７は、
例えば２５６Ｘ２５６画素分のデータを格納しうるＲＡ
Ｍで構成される。

また、シリアルアクセスブロック６は、シリアルボート
バス２２によってプロセッサｌかもシリアルにアクセス
されるもので、そのデータレジスタ８は、例えばメモリ
セルアレイ７の１行分のデータ、即ち２５６画素分のデ
ータを格納しうる入出力可能なシフトレジスタで構成さ
れ、メモリセルアレイ７とデータ線２０を介して入出力
可能に接続されている。

格納手段９は、例えば８ビツトのレジスタで構成され、
デュアルポートメモリ４のメモリセルアレイ７を一色に
塗りつぶすための所定の塗りつぶし情報が格納される。

塗りつぶし情報とは１例えばディスプレイ画面の輝度情
報、或いはディスプレイ画面の色識別情報等であり、格
納手段が８ビツトのレジスタで構成される場合には、２
５６種類の階調の輝度、或いは２５６種類の色を指定で
きる。この格納手段９は、データ＆ｇ２１を介しデュア
ルポートメモリ４のデータレジスタ８に接続され、ここ
への塗りつぶし情ｆすの格納は、プロセッサ１から制御
線２５を介して１回のアクセスで済むようになっており
、このとき８ビツトの塗りつぶし情報はデータバス２４
を介して加えられる。

データレジスタ８の」二連した構成によって、格納手段
９に格納された塗りつぶし情報は、ビットスライスのマ
イクロプログラム制御装置によって２５６回のシフトに
よりデータレジスタ８にメモリセルアレイ７の１行分が
格納される。データレジスタ８からメモリセルアレイ７
への塗りつぶし情報の内部転送は、データレジスタ８に
１行分の塗りつぶし情報が格納された後に行なわれる。

なお、この実施例のデュアルポートメモリ４は、メモリ
セルアレイ７に格納されているデータ、例えば画像情報
をデータレジスタ８および出力ｖｊ、２３を介してシリ
アルにシステムバス２へ出力し、ＣＲＴディスプレイに
画像を表示することができるものとする。

デュアルポートメモリ４の構成は、第２図により詳Ｍ日
に示されている。

デュアルポートメモリ４のランダムアクセスブロック５
に対するアドレッシングは１周知のアドレスマルチ方式
がとられている。プロセッサ１は、ランダムアクセスブ
ロック５に対して桁選択ストローブ信号罷、語選択スト
ローブ信号■丁、書込み可能信号Ｗ１、アドレス信号Ａ
ＤＲを送る。アドレス信号ＡＤＲは、ｌｉ５アドレス用
バッファ１０および桁アドレス用バッファ１１に格納さ
れ、各バッファ１０．１１は語選択ストローブ信号ＲＡ
Ｓ　、桁選択ストローブ信号Ｔの制御の下で、互いにタ
イミングのずれた語アドレス信号ＲＡＯＲと桁アドレス
信号ＣＡＤＲとに分けられる。バッファ１０から出力さ
れる語アドレス信号ＲＡＤＩ’ｌは、語選択デコーダ１
２に加えられ、デコードされてメモリセルアレイ７の特
定の行を指定する。一方、バッファ１１から出力される
桁アドレス信号ＣＡＤＲは、桁選択デコーダ１３に加え
られ、デコードされてメモリセルアレイ７の特定の列を
指定する。

このようにメモリセルアレイ７は、プロセッサ１かもの
アドレス信号ＡＤＨ、語選択ストローブ信号ＲＡＳ　、
桁選択ストローブ信号画によって、特定の行および列が
指定できる。

また、メモリセルアレイ７には、プロセッサｌからの書
込み可能性ｒ；　Ｗ　Ｅが加えられ、この信号Ｔ下が“
Ｌ′”のときに書込み可能状態に、Ｗｌが”　Ｈ”のと
きに読出し可能状ＩＥになる。従ってメモリセルアレイ
７へのデータの１行分の当込み、即ちデータレジスタ８
からの内部転送は、アドレス信号ＡＤＲ、語選択ストロ
ーブ信号ｎ瓦により、データのＪ）込まれるべきメモリ
セルアレイ７の行を特定し、かつ占込み可能信号ＷＥを
Ｌ″にすることによって行なわれる。このとき書込まれ
るべきデータ即ち同一の塗りつぶし情報は、データレジ
スタ８に予めメモリセルアレイ７の１行分がすでに格納
されており、データ転送信号ＤＴがＬ”になると、デー
タレジスタ８に格納されている１行分の塗りつぶし情報
のうち１ｉｉ１ｉ素分づつシリアルに取り出され、デー
タ線２０を介してメモリセルアレイ７の所定の行の所定
の列位置にシリアルに書込まれる。

従って、マイクロプログラム制御装置により２５６回の
シフト操作でデータレジスタ８に格納された１行分の回
−の塗りつぶし情報は、プロセッサ１がデータ転送信号
ＤＴを１回発生させることによって、即ちプロセッサ１
からの１回のアクセスで、メモリセルアレイ７の所定の
行に１画素分づつシリアルに全て内部転送され、メモリ
セルアレイ７が所定の一行にわたり同一の塗りつぶし情
報を格納できる。

但し、メモリセルアレイ７への内部転送が確実に行なわ
れるためには、データ転送信′−￥ＤＴが”　Ｌ　”の
ときに、書込み可能信号Ｔ１も同時に”　Ｌ　”になっ
ていなければならない。

以上のことから容易にわかるように、メモリセルアレイ
７の全行にわたり同一の塗りつぶし情報を格納するため
には、プロセッサ１はデータ転送信号ＤＴを所定のタイ
ミングで２５６回送出すれば良く、２５６回のアクセス
だけで良い、また、メモリセルアレイ７への一行分の転
送は、全てデュアルポートメモリ４の内部で転送される
ので、−・画素力づつプロセッサｌのアクセスを必要と
する従来の装置に比、べて、非常に短い時間で済む。

次に、第３図を用いて本発明の画像メモリに対するの塗
りつぶし動作を説明する。

先づ、メモリセルアレイ７へデータを書込む前に、格納
手段９に８ビツトの塗りつぶし情報を格納するために、
プロセッサｌは格納手段９に対して、第３図（ｅ）に示
すタイミングで制御線２５を介して格納信号■を送る。

格納信号■が”Ｌ”のときに、８ビツトの塗りつぶし情
報はシステムバス２、データバス２４を介して格納手段
９内に全て格納される。

次いで、デュアルポートメモリ４のデータレジスタ８に
２５６画素分の塗りつぶし情報を格納するために格納手
段９内にいま格納された塗りつぶし情報をデータレジス
タ８（２５６画素分のデータを収納）へ２５６回、シリ
アルにシフトインする。このシフトインは前述のように
ビットスライスのマイクロプログラム制御装置によって
高速に行なわれる。このタイミングは、第３図には図示
していないが、格納信号ＳＴＫが出力された後で第３図
（ｄ）に示すデータ転送信号ざτが出力される市ｉにな
されなければならない。

次いで、データレジスタ８に格納された２５６画素分の
同一の書込み情報をデュアルポートメモリ４のメモリセ
ルアレイ７の所定の行（２５６画素力の情報を収容）に
内部転送するために、先づ、第３図（ｃ）、（ｄ）に示
すようにメモリセルアレイ７への書込み可能信号ＷＥを
“Ｌ″にし、同時にデータレジスタ８へのデータ転送信
号ＤＴを”Ｌ″にする。最初、メモリセルアレイ７の１
行口を塗りつぶすために、プロセッサ１は、システムバ
ス２およびランダムポートバス３を介して、第１行目の
アドレス信号ＡＤＲを送出し、このアドレス信号ＡＤＨ
は、語アドレス用バッファＩＯに一時記憶され、第３図
（ａ）、（ｂ）に示すように語選択ストローブ信号弁の
立下りで行アドレス信号ＲＡＤＲとして語選択デコーダ
１２に送られる。このとき行アドレス信号ＲＡＤＲのア
ドレス値は、第１行口を指定するｒｌになっている。こ
れらの制御信号ＷＥ、ＤＴ、ｒ１によって、データレジ
スタ８内の２５６画素分の同一の塗りつぶし情報はデー
タ線２０を介してメモリセルアレイ７のｔＪＳ１行目に
内部転送される。

２５６画素分の塗りつぶし情報を内部転送している間、
プロセッサ１はその都度、デュアルポートメモリ４をア
クセスする必要はない、即ち、プロセッサ１は、メモリ
セルアレイ７の１行口の塗りつぶし情報を格納するのに
デュアルポートメモリ４を１回アクセスするだけで良く
、従来装置のようにランダムポートバス３から２５６回
アクセスする必要はないので、処理速度を著しく向上さ
せることができる。

次に、第１行目に同一の塗りつぶし情報を格納した後、
第２行【」にも同一の塗りつぶし情報を格納するには、
第１行目と同様にして、ｆ５３図（ｃ）、（ｄ）に示す
ように書込み可能信号Ｗτ、データ転送信号「を同時に
Ｌ”にし、かつ行アドレス信号ＲＡＤＲに第２行目のア
ドレス値ｒ２をセットする。これによって、データレジ
スタ８内の２５６画素分の同一の塗りつぶし情報はデー
タ線２０を介してメモリセルアレイ７のｆｆ１２行［１
に内部転送される。

以下、同様にして、メモリセルアレイ７の第２５６行目
まで、全く同一の塗りつぶし情報を格納することができ
る。従って、２５６行までの塗りつぶし情報を格納する
に際しプロセッサｌは、先づ、格納手段９を制御線２５
を介して１回アクセスし、データレジスタ８およびメモ
リセルアレイ７を２５６行分、即ち２５６回アクセスす
るだけで良く、従来の装置のように２５６Ｘ２５Ｂ回ア
クセスする必要はなくなる。

（発明の効果）以上、本発明の画像処理装置によれば、デュアルポート
メモリのメモリセルアレイに全て同一の塗りつぶし情報
を格納するのに、プロセッサからデュアルポートメモリ
のアクセス回数を著しく減少させ、プロセッサの負担を
低減することができると同時に、塗りつ７ミーシ情報の
メモリセルアレイへの格納に要する時間を非常に短縮す
ることができる。

【図面の簡単な説明】

第１図は１未発ＩＩの画像処理装置のブロック図、第２
図は、デュアルポートメモリのシステム構成図、第３図
は画像処理のタイミング図である。 ■・・・プロセッサ、２・・・システムバス、３・・・
ランダムポートバス、４・・・デュアルポートメモリ、
７・・・メモリセルアレイ、８・・・データレジスタ、
９・・・格納・１０段。特許出願人　　ファナック株式会社代　　理　　人　　　弁理士　　辻　　　　　實７′・
ζ

Claims

【特許請求の範囲】

（１）シリアルポートとランダムポートとを介してプロ
セッサに接続されるデュアルポートメモリからなる画像
メモリを有する画像処理装置において、画像メモリに前
記プロセッサからランダムアクセスされかつ所定の画素
情報が格納されるメモリセルアレイと、シリアル入力機
能を有しかつ所定の塗りつぶし情報を前記メモリセルア
レイへ転送するデータレジスタと、このデータレジスタ
へ転送される塗りつぶし情報を格納する格納手段とを具
備することを特徴とする画像処理装置。
（２）前記データレジスタは、該データレジスタに格納
されている塗りつぶし情報を前記メモリセルアレイの全
ての行へ１行ごとに内部転送することを特徴とする特許
請求の範囲第（１）項に記載の画像処理装置。
（３）前記格納手段はレジスタからなり、該レジスタに
格納される塗りつぶし情報はプロセッサから１回のアク
セスで格納されることを特徴とする特許請求の範囲第（
１）項又は第（２）項のいずれか１項に記載の画像処理
装置。
（４）前記格納手段からデータレジスタへの塗りつぶし
情報の転送は、ビットスライスのマイクロプログラム制
御装置によりシリアルに行なわれることを特徴とする特
許請求の範囲第（１）項乃至第（３）項のいずれか１項
に記載の画像処理装置。
（５）前記塗りつぶし情報は、画像の輝度情報であるこ
とを特徴とする特許請求の範囲第（１）項乃至第（４）
項のいずれか１項に記載の画像処理装置。
（６）前記塗りつぶし情報は、画像の色識別情報である
ことを特徴とする特許請求の範囲第（１）項乃至第（４
）項のいずれか１項に記載の画像処理装置。