JPS622508B2 - - Google Patents
Info
- Publication number
- JPS622508B2 JPS622508B2 JP10257577A JP10257577A JPS622508B2 JP S622508 B2 JPS622508 B2 JP S622508B2 JP 10257577 A JP10257577 A JP 10257577A JP 10257577 A JP10257577 A JP 10257577A JP S622508 B2 JPS622508 B2 JP S622508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- emitter
- base
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明は交流信号に混入した微少な雑音信号
を除去する信号成形回路に関するものである。
を除去する信号成形回路に関するものである。
従来、テレビジヨンカメラに用いられる輪郭補
正回路では輪郭を強調する信号をそのまま使用す
ると基準レベルに発生した微少の雑音信号の影響
が大きくＳ／Ｎの劣化が目立つものである。この
ため信号成形回路によつて雑音信号を遮断したの
ち映像信号と合成されるのが通常である。かかる
信号成形回路は第１図に示す如く構成されてい
る。即ち、入力端子１に導入される第２図ａに示
す雑音信号ＳGを基準レベルに含む輪郭信号Spは
トランジスタ２のベースに加えられ、このトラン
ジスタ２により増幅、反転されコレクタに導出さ
れる。さらに、コンデンサ３によつて直流バイア
スが除去されたのち、抵抗器４によつて接地電位
のバイアスが与えられる。この信号は互に逆方向
に並列接続されたダイオード５，６によつて正及
び負の極性でこれらダイオード５，６の順方向電
圧降下分より大きい第２図ｂに示す信号ＳP′が出
力端子７に導出される。したがつて、ダイオード
の順方向電圧降下分によつて微少な雑音信号ＳG
が遮断される。
正回路では輪郭を強調する信号をそのまま使用す
ると基準レベルに発生した微少の雑音信号の影響
が大きくＳ／Ｎの劣化が目立つものである。この
ため信号成形回路によつて雑音信号を遮断したの
ち映像信号と合成されるのが通常である。かかる
信号成形回路は第１図に示す如く構成されてい
る。即ち、入力端子１に導入される第２図ａに示
す雑音信号ＳGを基準レベルに含む輪郭信号Spは
トランジスタ２のベースに加えられ、このトラン
ジスタ２により増幅、反転されコレクタに導出さ
れる。さらに、コンデンサ３によつて直流バイア
スが除去されたのち、抵抗器４によつて接地電位
のバイアスが与えられる。この信号は互に逆方向
に並列接続されたダイオード５，６によつて正及
び負の極性でこれらダイオード５，６の順方向電
圧降下分より大きい第２図ｂに示す信号ＳP′が出
力端子７に導出される。したがつて、ダイオード
の順方向電圧降下分によつて微少な雑音信号ＳG
が遮断される。
かかる信号成形回路においてはダイオードの順
方向電圧降下より充分大きな入力信号が必要であ
りそのための増幅器が必要であり、また、温度特
性によつて遮断レベルが変動され、雑音信号が漏
洩するおそれがあつた。
方向電圧降下より充分大きな入力信号が必要であ
りそのための増幅器が必要であり、また、温度特
性によつて遮断レベルが変動され、雑音信号が漏
洩するおそれがあつた。
この発明はかかる点に鑑みなされたもので小信
号入力で、かつ、遮断信号レベルを設定可能とし
て雑音信号を確実に遮断する信号成形回路を提供
するものである。以下、第３図、第４図を参照し
て輪郭補正回路に用いたこの発明の一実施例を説
明する。
号入力で、かつ、遮断信号レベルを設定可能とし
て雑音信号を確実に遮断する信号成形回路を提供
するものである。以下、第３図、第４図を参照し
て輪郭補正回路に用いたこの発明の一実施例を説
明する。
入力端子１０に供給される第２図ａに示す雑音
信号ＳGを含む輪郭信号ＳPは第１のPNP型トラン
ジスタ１１及び第２のNPN型トランジスタ１２
の各ベースに導入される。このトランジスタ１１
のエミツタは抵抗器１３を介して電源（＋Ｅ）に
接続され、コレクタは接地される。また、トラン
ジスタ１２のエミツタは抵抗器１４を介して接地
され、コレクタは電源（＋Ｅ）に接続される。こ
れらトランジスタ１１，１２はエミツタフオロア
として動作し、トランジスタ１１のエミツタ電位
ＶE1はそのベースエミツタ間電圧ＶBE1だけ上昇
され、また、トランジスタ１２のエミツタ電位Ｖ
E2はそのベースエミツタ間電圧ＶBE2だけ下降さ
れる。これら電圧ＶBE1，ＶBE2は中心電位ＶS1か
らの電圧値は等しく、極性は相違して発生され
る。
信号ＳGを含む輪郭信号ＳPは第１のPNP型トラン
ジスタ１１及び第２のNPN型トランジスタ１２
の各ベースに導入される。このトランジスタ１１
のエミツタは抵抗器１３を介して電源（＋Ｅ）に
接続され、コレクタは接地される。また、トラン
ジスタ１２のエミツタは抵抗器１４を介して接地
され、コレクタは電源（＋Ｅ）に接続される。こ
れらトランジスタ１１，１２はエミツタフオロア
として動作し、トランジスタ１１のエミツタ電位
ＶE1はそのベースエミツタ間電圧ＶBE1だけ上昇
され、また、トランジスタ１２のエミツタ電位Ｖ
E2はそのベースエミツタ間電圧ＶBE2だけ下降さ
れる。これら電圧ＶBE1，ＶBE2は中心電位ＶS1か
らの電圧値は等しく、極性は相違して発生され
る。
したがつて、トランジスタ１１のエミツタには
４図ａに示す＋ＶBE1電圧にバイアスされた輪郭
信号ＳP1が発生され、また、トランジスタ１２の
エミツタには同図に示す−ＶBE2電圧にバイアス
された輪郭信号ＳP2が発生される。これら信号Ｓ
P1，ＳP2は同一レベルの互に異なる電位にバイア
スされ、バイアスが相対的に ＶBE1＋ＶBE2＝2VBE だけ相違される。
４図ａに示す＋ＶBE1電圧にバイアスされた輪郭
信号ＳP1が発生され、また、トランジスタ１２の
エミツタには同図に示す−ＶBE2電圧にバイアス
された輪郭信号ＳP2が発生される。これら信号Ｓ
P1，ＳP2は同一レベルの互に異なる電位にバイア
スされ、バイアスが相対的に ＶBE1＋ＶBE2＝2VBE だけ相違される。
トランジスタ１１のエミツタに発生される輪郭
信号ＳP1は抵抗器１５を介して第３のNPN型トラ
ンジスタ１６のベースに供給され、また、トラン
ジスタ１２のエミツタに発生される輪郭信号ＳP2
は可変抵抗１７の可変端子を介して第４のPNP型
トランジスタ１８のベースに供給される。
信号ＳP1は抵抗器１５を介して第３のNPN型トラ
ンジスタ１６のベースに供給され、また、トラン
ジスタ１２のエミツタに発生される輪郭信号ＳP2
は可変抵抗１７の可変端子を介して第４のPNP型
トランジスタ１８のベースに供給される。
抵抗器１５と可変抵抗１７とは抵抗器１９を介
して互に接続され、輪郭信号ＳP1，ＳP2は互に抵
抗器にて結合される。
して互に接続され、輪郭信号ＳP1，ＳP2は互に抵
抗器にて結合される。
トランジスタ１６，１８の各ベースには抵抗器
１５，１９，１７によつてバイアスが与えられ
る。トランジスタ１８のバイアスは可変抵抗器１
７によつて設定される。
１５，１９，１７によつてバイアスが与えられ
る。トランジスタ１８のバイアスは可変抵抗器１
７によつて設定される。
かかるバイアスが与えられたトランジスタ１
６，１８の各ベースには第４図ｂに示す信号が供
給される。即ち、この第４図ｂはベース間の電位
差を示すものでトランジスタ１６に導入される輪
郭信号ＳP1とトランジスタ１８に導入される輪郭
信号ＳP2とのバイアス差はＶ電圧とされる。この
バイアス差電圧Ｖは前述の如く可変抵抗器１７の
設定によつて変化される。
６，１８の各ベースには第４図ｂに示す信号が供
給される。即ち、この第４図ｂはベース間の電位
差を示すものでトランジスタ１６に導入される輪
郭信号ＳP1とトランジスタ１８に導入される輪郭
信号ＳP2とのバイアス差はＶ電圧とされる。この
バイアス差電圧Ｖは前述の如く可変抵抗器１７の
設定によつて変化される。
トランジスタ１６，１８の各エミツタは互に接
続され出力端子２０に延長されるとともにコンデ
ンサ２１と抵抗器２２とからなるインピーダンス
素子２３を介して交流的に接地される。コンデン
サ２１には中心電位VS2にほぼ等しい電圧が充電
されていて、高レベル入力信号が印加されるとト
ランジスタ１６が正バイアス方向のためにON状
態となり、トランジスタ１８はOFFとなる。一
方低レベル入力信号が印加されるとトランジスタ
１８がONとなり、トランジスタ１６はOFFとな
る。第４図ｂに示す如くＶS2＋ＶBE3（トランジ
スタ１６のベースエミツタ間電位差）を越える輪
郭信号ＳP1成分がトランジスタ１６から導出さ
れ、ＶS2−ＶBE4（トランジスタ１８のベースエ
ミツタ間電位差）を越える輪郭信号ＳP2成分がト
ランジスタ１８から導出され出力端子２０には第
４図ｃに示す雑音信号が除去された輪郭信号ＳP0
が導出される。
続され出力端子２０に延長されるとともにコンデ
ンサ２１と抵抗器２２とからなるインピーダンス
素子２３を介して交流的に接地される。コンデン
サ２１には中心電位VS2にほぼ等しい電圧が充電
されていて、高レベル入力信号が印加されるとト
ランジスタ１６が正バイアス方向のためにON状
態となり、トランジスタ１８はOFFとなる。一
方低レベル入力信号が印加されるとトランジスタ
１８がONとなり、トランジスタ１６はOFFとな
る。第４図ｂに示す如くＶS2＋ＶBE3（トランジ
スタ１６のベースエミツタ間電位差）を越える輪
郭信号ＳP1成分がトランジスタ１６から導出さ
れ、ＶS2−ＶBE4（トランジスタ１８のベースエ
ミツタ間電位差）を越える輪郭信号ＳP2成分がト
ランジスタ１８から導出され出力端子２０には第
４図ｃに示す雑音信号が除去された輪郭信号ＳP0
が導出される。
かかる雑音信号の除去は雑音信号レベルに応じ
て前記可変抵抗器１７によつてバイアスを変化し
遮断レベル以下に設定して達成される。
て前記可変抵抗器１７によつてバイアスを変化し
遮断レベル以下に設定して達成される。
出力端子２０における輪郭信号ＳP0は合成回路
に供給され映像信号と合成される。
に供給され映像信号と合成される。
以上説明した如くこの発明によれば雑音信号の
遮断はトランジスタ１６，１８のベースエミツタ
間電圧によるため小信号入力で動作させることが
できるとともに出力信号をエミツタ共通接続点か
ら導出するため遮断特性を鋭くすることができ
る。また、可変抵抗器１７によるバイアス設定に
よつて、遮断レベルに対する雑音信号を変化でき
容易、かつ、確実に雑音信号を除去することがで
きる。さらに、第３図の実施例においてはトラン
ジスタ１１，１２の組とトランジスタ１６，１８
の組は温度的に補償され、遮断レベルの変動が極
めて少ない。またトランジスタ１６，１８のエミ
ツタ結合部はこれらトランジスタ１６，１８のベ
ース間電位差のほぼ中心電位にコンデンサ２１に
よつて自動的に保持されるためトランジスタ１
６，１８に導入される信号ＳP1，ＳP2の基準電位
に対するバイアス値を調整する必要がなく、か
つ、入力信号をコンデンサで遮断する必要がなく
集積回路として小型に形成することができる。
遮断はトランジスタ１６，１８のベースエミツタ
間電圧によるため小信号入力で動作させることが
できるとともに出力信号をエミツタ共通接続点か
ら導出するため遮断特性を鋭くすることができ
る。また、可変抵抗器１７によるバイアス設定に
よつて、遮断レベルに対する雑音信号を変化でき
容易、かつ、確実に雑音信号を除去することがで
きる。さらに、第３図の実施例においてはトラン
ジスタ１１，１２の組とトランジスタ１６，１８
の組は温度的に補償され、遮断レベルの変動が極
めて少ない。またトランジスタ１６，１８のエミ
ツタ結合部はこれらトランジスタ１６，１８のベ
ース間電位差のほぼ中心電位にコンデンサ２１に
よつて自動的に保持されるためトランジスタ１
６，１８に導入される信号ＳP1，ＳP2の基準電位
に対するバイアス値を調整する必要がなく、か
つ、入力信号をコンデンサで遮断する必要がなく
集積回路として小型に形成することができる。
なお上記実施例においては輪郭補正回路につき
説明したがこの発明はこれに限定するものでな
い。
説明したがこの発明はこれに限定するものでな
い。
第１図は従来の信号成形回路を示す接続図、第
２図ａ，ｂは第１図の動作を説明する各部の信号
波形図、第３図はこの発明による信号成形回路の
一実施例を示す接続図、第４図ａ，ｂ，ｃは第３
図の動作を説明する各部の信号波形図である。 １０……入力端子、２０……出力端子、１１…
…第１のトランジスタ、２３……インピーダンス
素子、１２……第２のトランジスタ、１６……第
３のトランジスタ、１８……第４のトランジス
タ、１７……可変抵抗器。
２図ａ，ｂは第１図の動作を説明する各部の信号
波形図、第３図はこの発明による信号成形回路の
一実施例を示す接続図、第４図ａ，ｂ，ｃは第３
図の動作を説明する各部の信号波形図である。 １０……入力端子、２０……出力端子、１１…
…第１のトランジスタ、２３……インピーダンス
素子、１２……第２のトランジスタ、１６……第
３のトランジスタ、１８……第４のトランジス
タ、１７……可変抵抗器。
Claims (1)
- 【特許請求の範囲】 １ 入力信号をその直流レベルから互に異なるバ
イアスを与え分離導出する分離手段と、 この分離手段からの各信号が導入され、前記バ
イアスを相対的に可変するバイアス可変手段と、 このバイアス可変手段からの各信号が夫々ベー
スに供給され、夫々のベースエミツタ間の電圧を
遮断レベルとし、エミツタが共通に接続された
NPN型トランジスタ及びPNP型トランジスタ
と、 これらトランジスタの前記エミツタ結合部から
出力信号を導出する手段と、 前記各トランジスタのエミツタ結合部をコンデ
ンサを含むインピーダンス素子によつて交流的に
接地する手段とを具備し、前記入力信号の基準レ
ベルに重畳した雑音信号を前記トランジスタで除
去することを特徴とする信号成形回路。 ２ 前記分離手段はPNP型トランジスタ及び
NPN型トランジスタからなり、各ベースに入力
信号が共通に供給され、各トランジスタのベース
エミツタ間電圧に応じて互いに異なるバイアスを
与え、このPNP型トランジスタ出力を前記NPN
型トランジスタに供給し、このNPN型トランジ
スタの出力を前記PNP型トランジスタに供給する
よう夫々分離導出する特許請求の範囲第１項記載
の信号成形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257577A JPS5437458A (en) | 1977-08-29 | 1977-08-29 | Signal formation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257577A JPS5437458A (en) | 1977-08-29 | 1977-08-29 | Signal formation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437458A JPS5437458A (en) | 1979-03-19 |
| JPS622508B2 true JPS622508B2 (ja) | 1987-01-20 |
Family
ID=14331015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10257577A Granted JPS5437458A (en) | 1977-08-29 | 1977-08-29 | Signal formation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5437458A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193616A (ja) * | 1983-04-18 | 1984-11-02 | Matsushita Electric Ind Co Ltd | スライス回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081220A (ja) * | 1973-11-16 | 1975-07-01 |
-
1977
- 1977-08-29 JP JP10257577A patent/JPS5437458A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081220A (ja) * | 1973-11-16 | 1975-07-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437458A (en) | 1979-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622508B2 (ja) | ||
| JPS6339146B2 (ja) | ||
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JPS6230324Y2 (ja) | ||
| JPH0124645Y2 (ja) | ||
| JPS6314517Y2 (ja) | ||
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPH0145766B2 (ja) | ||
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPS6252489B2 (ja) | ||
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0332094Y2 (ja) | ||
| JPS6117412B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPS6325769Y2 (ja) | ||
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPH0332096Y2 (ja) | ||
| JPS61140209A (ja) | 電流源回路 | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPS6113403B2 (ja) | ||
| JPH065812B2 (ja) | 振幅制限回路 | |
| JP2693861B2 (ja) | 増幅回路 |