JPS62250651A - Lsi不良解析装置 - Google Patents

Lsi不良解析装置

Info

Publication number
JPS62250651A
JPS62250651A JP61095552A JP9555286A JPS62250651A JP S62250651 A JPS62250651 A JP S62250651A JP 61095552 A JP61095552 A JP 61095552A JP 9555286 A JP9555286 A JP 9555286A JP S62250651 A JPS62250651 A JP S62250651A
Authority
JP
Japan
Prior art keywords
data file
circuit
circuit diagram
information
design data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61095552A
Other languages
English (en)
Inventor
Masakatsu Higake
樋掛 昌勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61095552A priority Critical patent/JPS62250651A/ja
Publication of JPS62250651A publication Critical patent/JPS62250651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI試験に関し、特に自動配置配線されたゲ
ートアレイLSI等の不良解析試験に関する。
〔従来の技術〕
従来、この種のLSI不良解析は計算機シミエレーシ嘗
ンによるほか、チップモ二り図でトランジスタ等の素子
位置を確認した後、マニエアルプ0−ハヲ用いて針車2
を行い、オシロスコ−7’にて動作波形を確認する方法
が行われている。
〔発明が解決しようとする問題点〕
上述した従来の不良解析方法は、自動配置配線されたL
SI又はゲートアレイLSIが同一形状のトランジスタ
素子の集合であることから、回路図上の任意の素子位置
をLSIチップ上で探すのが極めて困難であり、誤りも
多いという欠点がある。
〔問題点を解決するための手段〕
本発明のLSI不良解析装置は、回路設計データファイ
ルを図形表示する手段と、解析しようとする回路図上の
素子位置を指示する入力手段とを有しており、指示され
た素子位置を回路設計データファイル情報を処理する手
段、及び配置設計情報を処理する手段とによりLSIチ
ップ上の位置として算出し、その算出データを基に被試
験LSIの搭載ステージを移動させる手段を有するもの
である。
ステージは、LSIチップ表面を拡大観測するために設
けられた顕微鏡の視野中心へ回路図上で指示された素子
位置を持ってくるように移動する。
〔実施例〕
第1図は本発明の一実施例である。回路設計データファ
イル清報1、配置設計データファイル情報2、は電子計
算機3、へ入力される。
1、をもとにしてディスプレイ4、には回路図が表示さ
れる。座標入力装置5、は解析したい回路図上の素子位
置を入力するのに用いられる。この座標情報は配置設計
データファイル情報2、を参照することにより、LSI
チップ上の座標位置に3、を用いて変換される。この座
標位置データはX、Y駆動制御部6、へ送られX駆動装
fllli7、Y駆動装置8、を駆動する。これによっ
て、被試験LS11o、の搭載されたステージ9、が移
動して、囮倣1>、 l l 、の視野中心へ解析しよ
うとする素子部分をもってくる。試験者12、は11、
をのぞくだけで解析部分を探す作業を行う必要がない。
その後の針車2、オシロスコープによる波形観測作業は
従来通りの方法で行う。
〔発明の効果〕
以上説明したように本発明は回路図からLSIチップ上
のトランジスタ等の素子位置を求めることにより、容易
GCLSIの不良解析を行うことが出来る効果がある。
【図面の簡単な説明】
第1図は本発明の構成図である。 1・・・・・・回路設計データファイル情報、2・・・
・・・配置設計データファイル情報、3・・・・・・電
子計算機、4・・・・・・ディスプレイ、5・・・・・
・座標入力装置、6・・・・・−x 、 Y+駆動制御
部、7・・・・・・X駆動部、8・・・・・・Y駆動部
、9・・・・・・被試験LSI搭載用ステージ、10・
・・・・・被試験LSI、11・・・・・・顕微鏡、1
2・・・・・・試験者。

Claims (1)

    【特許請求の範囲】
  1. LSIの回路設計データファイル情報を処理する手段と
    、配置設計データファイル情報を処理する手段と、前記
    回路設計データファイルを図形表示する手段と、前記回
    路図形上の任意の回路図位置を指示するための入力手段
    と、被試験LSIの搭載されるステージをX、Y方向の
    任意の位置に移動させる手段と、前記ステージ上にX、
    Y方向について固定された顕微鏡とから構成され、回路
    図形上で指示した任意の素子が顕微鏡視野の中心へ位置
    するよう前記ステージを移動させることを特長とするL
    SI不良解析装置。
JP61095552A 1986-04-23 1986-04-23 Lsi不良解析装置 Pending JPS62250651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61095552A JPS62250651A (ja) 1986-04-23 1986-04-23 Lsi不良解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61095552A JPS62250651A (ja) 1986-04-23 1986-04-23 Lsi不良解析装置

Publications (1)

Publication Number Publication Date
JPS62250651A true JPS62250651A (ja) 1987-10-31

Family

ID=14140739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61095552A Pending JPS62250651A (ja) 1986-04-23 1986-04-23 Lsi不良解析装置

Country Status (1)

Country Link
JP (1) JPS62250651A (ja)

Similar Documents

Publication Publication Date Title
US4761607A (en) Apparatus and method for inspecting semiconductor devices
US7257507B1 (en) System and method for determining probing locations on IC
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
CN107038697A (zh) 用于诊断半导体晶圆的方法和系统
JP2018170418A5 (ja)
JP2002016115A (ja) 半導体パラメトリック試験装置
JPH0715707B2 (ja) 高解像度画像圧縮方法及び装置
US6657735B2 (en) Method of evaluating critical locations on a semiconductor apparatus pattern
JPS62250651A (ja) Lsi不良解析装置
US7243039B1 (en) System and method for determining probing locations on IC
CN110850126B (zh) 检测系统、探针装置及面板检测方法
JP2006275527A (ja) 光学系一体型検査装置
JP3267037B2 (ja) Ic試験装置のデータ表示制御方法
JPH01131470A (ja) Lsi故障解析装置
US20050278134A1 (en) Probe card and a method for detecting defects using a probe card and an additional inspection
JP2539055B2 (ja) 集積回路試験装置
JPH01138476A (ja) 半導体素子の不良解析装置
JPS61243378A (ja) 電子回路装置の検査のための不良解析支援装置及びその使用方法
JP2000002751A (ja) プローブ付きバウンダリスキャンテスタ
DE102004023519A1 (de) Gerät zur automatisierten Messung von chemischen Substanzen auf der Basis von immunchemischen Messprozeduren nach dem statistischen Prinzip der stratifizierten Randomisierung und automatischer Messfehlerkorrektur
JPH0275979A (ja) Lsi故障解析装置
JP2002131364A (ja) フィクスチャレスインサーキットテスタ
JP4958823B2 (ja) 検査評価システムおよび検査評価方法
JPH04278556A (ja) Lsiの外観不良解析システム
JPS61270841A (ja) 半導体ウエハの検査装置