JPS62249129A - 光論理ゲ−ト - Google Patents
光論理ゲ−トInfo
- Publication number
- JPS62249129A JPS62249129A JP61091282A JP9128286A JPS62249129A JP S62249129 A JPS62249129 A JP S62249129A JP 61091282 A JP61091282 A JP 61091282A JP 9128286 A JP9128286 A JP 9128286A JP S62249129 A JPS62249129 A JP S62249129A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- light
- optical
- output signal
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子デバイスに関し、特に光半導体集積回路に
おける光論理ゲートに関するものである。
おける光論理ゲートに関するものである。
従来、この種の半導体集積回路は、トランジスタを基本
として電気的接続により論理ゲートを構成していた。
として電気的接続により論理ゲートを構成していた。
上述した従来の半導体集積回路は、電気的インタフェー
スによる論理ゲートを構成しているため、光の情報を直
接処理することができないという欠点があった。
スによる論理ゲートを構成しているため、光の情報を直
接処理することができないという欠点があった。
このような欠点を除去するために本発明は、受光部と発
光部とを有し受光部の出力信号と発光部の出力信号との
極性が同一である光処理ユニットと、受光部と発光部と
を有し受光部の出力信号と発光部の出力信号との極性が
逆であるネガ光処理ユニットと、光処理ユニット同士又
は光処理ユニットとネガ光処理ユニットとを光で接続す
るための先導転層とを回路に設けるようにしたものであ
る。
光部とを有し受光部の出力信号と発光部の出力信号との
極性が同一である光処理ユニットと、受光部と発光部と
を有し受光部の出力信号と発光部の出力信号との極性が
逆であるネガ光処理ユニットと、光処理ユニット同士又
は光処理ユニットとネガ光処理ユニットとを光で接続す
るための先導転層とを回路に設けるようにしたものであ
る。
（作用〕
本発明においては、光の情報を直接に処理することがで
きる。
きる。
第１図は本発明に係わる光論理ゲートの一実施例を示す
縦断面図である。第１図において、１は光半導体同士を
光で接続する光導転体で作られた光導伝層、２は光導伝
層１の相互の影響をなくすための光しゃ断層、３，４は
光処理ユニット、５はネガ光処理ユニットである。光処
理ユニット３は受光部３１と発光部３２とから成り、光
処理ユニット４は受光部４１と発光部４２とから成る。
縦断面図である。第１図において、１は光半導体同士を
光で接続する光導転体で作られた光導伝層、２は光導伝
層１の相互の影響をなくすための光しゃ断層、３，４は
光処理ユニット、５はネガ光処理ユニットである。光処
理ユニット３は受光部３１と発光部３２とから成り、光
処理ユニット４は受光部４１と発光部４２とから成る。
ネガ光処理ユニット５は受光部５１と発光部５２とから
成る。上記のような構成において、光導伝層ｌを集積回
路の構造上の１層として取り扱うことにより高密度実装
を可能にすることができる。
成る。上記のような構成において、光導伝層ｌを集積回
路の構造上の１層として取り扱うことにより高密度実装
を可能にすることができる。
受光部３１．４１および５１は、論理レベル「Ｈ」の光
信号を入力した時、第２図（ａ）、第３図（ａｌに示す
ような論理レベルｒ ＨＪの電気信号を出力する。発光
部３２および４２は、論理レベル「Ｈ」の電気信号を入
力した時、第２図（ｂｌに示すように、受光部の出力信
号から一定時間遅れた論理レベルｒＨＪの光信号を出力
する。発光部５２は、第３図（ｂｌに示すように、受光
部５１の出力信号を反転した信号を光信号として出力す
る。この場合、同様に、発光部５２の反転した光信号の
応答は受光部５１の出力信号から一定時間遅れる。従っ
て、光処理ユニット３および４は第２図（Ｃ）に示すバ
ッファの論理を構成し、ネガ光処理ユニット５は第３図
（Ｃ）に示すインバータの論理を構成する。
信号を入力した時、第２図（ａ）、第３図（ａｌに示す
ような論理レベルｒ ＨＪの電気信号を出力する。発光
部３２および４２は、論理レベル「Ｈ」の電気信号を入
力した時、第２図（ｂｌに示すように、受光部の出力信
号から一定時間遅れた論理レベルｒＨＪの光信号を出力
する。発光部５２は、第３図（ｂｌに示すように、受光
部５１の出力信号を反転した信号を光信号として出力す
る。この場合、同様に、発光部５２の反転した光信号の
応答は受光部５１の出力信号から一定時間遅れる。従っ
て、光処理ユニット３および４は第２図（Ｃ）に示すバ
ッファの論理を構成し、ネガ光処理ユニット５は第３図
（Ｃ）に示すインバータの論理を構成する。
次に第１図の光論理ゲートの全体動作について第４図を
用いて説明する。光処理ユニット３においては、第４図
１ａ）に示す受光部３１の出力信号により第４図（ｂ）
に示す発光部３２の出力信号が得られる。また、光処理
ユニット４においては、第４図（Ｃ）に示す受光部４１
の出力信号により第４図（ｄ）に示す発光部４２の出力
信号が得られる。
用いて説明する。光処理ユニット３においては、第４図
１ａ）に示す受光部３１の出力信号により第４図（ｂ）
に示す発光部３２の出力信号が得られる。また、光処理
ユニット４においては、第４図（Ｃ）に示す受光部４１
の出力信号により第４図（ｄ）に示す発光部４２の出力
信号が得られる。
光処理ユニット３および４から出力された光信号は、第
１図の先導転層１を介して受光部５１に入力される。こ
の光信号により、ネガ光処理ユニット５を構成する受光
部５１は、第４図（ｅ）に示す電気信号を出力する。第
４図（ｂ）、 （ｄ）および（ｅ）から分かるように、
発光部３１．４１のいずれかにおいて論理レベルｒＨＪ
の光信号の出力があれば、受光部５１は論理レベルｒＨ
Ｊの電気信号を出力する。すなわち、受光部３１．４１
および５１は、受光部３１と４１の出力信号を入力とし
受光部５１の出力信号を出力とするＯＲ回路を構成する
。
１図の先導転層１を介して受光部５１に入力される。こ
の光信号により、ネガ光処理ユニット５を構成する受光
部５１は、第４図（ｅ）に示す電気信号を出力する。第
４図（ｂ）、 （ｄ）および（ｅ）から分かるように、
発光部３１．４１のいずれかにおいて論理レベルｒＨＪ
の光信号の出力があれば、受光部５１は論理レベルｒＨ
Ｊの電気信号を出力する。すなわち、受光部３１．４１
および５１は、受光部３１と４１の出力信号を入力とし
受光部５１の出力信号を出力とするＯＲ回路を構成する
。
受光部５１から出力された電気信号は発光部５２に入力
され、第４図（ｆｌに示す反転の光信号に変換されて出
力される。従って、受光部３１．４１および発光部５２
は、受光部３１と４１の光信号入力を入力とし発光部５
２の光信号出力を出力とする光のＮＡＮＤ回路を構成す
る。これを第４図（ｇ）に示す。
され、第４図（ｆｌに示す反転の光信号に変換されて出
力される。従って、受光部３１．４１および発光部５２
は、受光部３１と４１の光信号入力を入力とし発光部５
２の光信号出力を出力とする光のＮＡＮＤ回路を構成す
る。これを第４図（ｇ）に示す。
以上のようにして、論理ゲートの一例としてのＮＡＮＤ
回路が構成される。本実施例においては、ＮＡＮＤ回路
の場合について説明したが、これに限定されるものでな
い。例えば、ネガ光処理ユニット５を光処理ユニットと
すれば、受光部３１゜４１および発光部５２は、受光部
３１と４１の光信号入力を入力とし発光部５２の光信号
出力を出力とする光のＯＲ回路を構成することになる。
回路が構成される。本実施例においては、ＮＡＮＤ回路
の場合について説明したが、これに限定されるものでな
い。例えば、ネガ光処理ユニット５を光処理ユニットと
すれば、受光部３１゜４１および発光部５２は、受光部
３１と４１の光信号入力を入力とし発光部５２の光信号
出力を出力とする光のＯＲ回路を構成することになる。
また、さらに多くの光処理ユニットとネガ光処理ユニッ
トを組合せることにより、光の半導体メモリを構成する
ことも可能である。
トを組合せることにより、光の半導体メモリを構成する
ことも可能である。
以上説明したように本発明は、受光部の出力信号と発光
部の出力信号との極性が同一である光処理ユニットと、
受光部の出力信号と発光部の出力信号との極性が逆であ
るネガ光処理ユニットと、光処理ユニット同士又は光処
理ユニットとネガ光処理ユニットとを光で接続するだめ
の光導伝層とを設けることにより、光処理ユニットとネ
ガ光処理ユニットとを組合せて半導体集積回路における
光論理ゲートを構成することができる効果がある。
部の出力信号との極性が同一である光処理ユニットと、
受光部の出力信号と発光部の出力信号との極性が逆であ
るネガ光処理ユニットと、光処理ユニット同士又は光処
理ユニットとネガ光処理ユニットとを光で接続するだめ
の光導伝層とを設けることにより、光処理ユニットとネ
ガ光処理ユニットとを組合せて半導体集積回路における
光論理ゲートを構成することができる効果がある。
第１図は本発明に係わる光論理ゲートの一実施例を示す
断面図、第２図は光処理ユニットの動作説明のための波
形図、第３図はネガ光処理ユニットの動作説明のための
波形図、第４図は第１図の装置の動作を説明するための
波形図である。 １・・・光導伝層、２・・・光しゃ断層、３．４・・・
光処環ユニット、５・・・ネガ光処理ユニ・７ト、３１
，４１．５１・・・受光部、３２，４２．５２・・・発
光部。
断面図、第２図は光処理ユニットの動作説明のための波
形図、第３図はネガ光処理ユニットの動作説明のための
波形図、第４図は第１図の装置の動作を説明するための
波形図である。 １・・・光導伝層、２・・・光しゃ断層、３．４・・・
光処環ユニット、５・・・ネガ光処理ユニ・７ト、３１
，４１．５１・・・受光部、３２，４２．５２・・・発
光部。
Claims (1)
- 受光部と発光部とを有し受光部の出力信号と発光部の出
力信号との極性が同一である光処理ユニットと、受光部
と発光部とを有し受光部の出力信号と発光部の出力信号
との極性が逆であるネガ光処理ユニットと、前記光処理
ユニット同士又は前記光処理ユニットとネガ光処理ユニ
ットとを光で接続するための光導伝層とを備え、前記光
処理ユニットとネガ光処理ユニットとの組合せにより論
理ゲートを形成したことを特徴とする光論理ゲート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091282A JPS62249129A (ja) | 1986-04-22 | 1986-04-22 | 光論理ゲ−ト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091282A JPS62249129A (ja) | 1986-04-22 | 1986-04-22 | 光論理ゲ−ト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249129A true JPS62249129A (ja) | 1987-10-30 |
Family
ID=14022101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61091282A Pending JPS62249129A (ja) | 1986-04-22 | 1986-04-22 | 光論理ゲ−ト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249129A (ja) |
-
1986
- 1986-04-22 JP JP61091282A patent/JPS62249129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2651362B1 (fr) | Circuit elevateur de tension, en particulier pour memoire remanente. | |
| JPS6295016A (ja) | ラツチ回路 | |
| JPS63102510A (ja) | 排他的ｏｒゲートおよび／または排他的ｎｏｒゲートを構成する組合せ回路 | |
| JPS62202537A (ja) | 半導体集積回路装置 | |
| JPS62249129A (ja) | 光論理ゲ−ト | |
| JPS62233927A (ja) | ４値２値変換回路 | |
| JPH0644794A (ja) | 半導体記憶装置 | |
| JPS62159921A (ja) | デマルチプレクサ回路 | |
| JPH03225949A (ja) | ディスプレイドライバー集積回路 | |
| JPS62146021A (ja) | Ｃｍｏｓエンコ−ド回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| US6216146B1 (en) | Method and apparatus for an N-nary adder gate | |
| SU943712A1 (ru) | Одноразр дный двоичный сумматор | |
| JP2599689B2 (ja) | キャリ伝達装置 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| KR0154723B1 (ko) | 클럭신호 입력회로 | |
| JPS63240624A (ja) | 加算器 | |
| JPH0431630Y2 (ja) | ||
| KR930010941B1 (ko) | 전가산기 집적회로 | |
| JPH023144A (ja) | 半導体メモリ | |
| JPS62145741A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPH0377537B2 (ja) | ||
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPH11163718A (ja) | 論理ゲート | |
| JPS6327120A (ja) | デ−タラツチ回路を内蔵したｆｐｌａ |