JPS62248372A - デ−タ受信方式 - Google Patents

デ−タ受信方式

Info

Publication number
JPS62248372A
JPS62248372A JP61092512A JP9251286A JPS62248372A JP S62248372 A JPS62248372 A JP S62248372A JP 61092512 A JP61092512 A JP 61092512A JP 9251286 A JP9251286 A JP 9251286A JP S62248372 A JPS62248372 A JP S62248372A
Authority
JP
Japan
Prior art keywords
signal
memory
eol
data
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61092512A
Other languages
English (en)
Inventor
Ryoetsu Nakajima
中島 亮悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61092512A priority Critical patent/JPS62248372A/ja
Publication of JPS62248372A publication Critical patent/JPS62248372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 ファクシミリ画信号の終了を示す信号を検出してデータ
とともにメモリに格納する際、終了信号を構成する複数
個の特定パターンの一部個数を検出したとき信号の受信
を停止して、内部的に発生した残りの個数の特定パター
ンをメモリに転送することによって、終了信号より以後
のデータがメモリに蓄積されることを防止する。
〔産業上の利用分野〕
本発明はデータ受信方式に係り、特にファクシミリ画信
号制御装置等において、受信した両信号の処理を効率的
に行うことができるデータ受信方式に関するものである
ファクシミリ通信制御装置等においては、受信した画信
号を解析して受信終了を判定する必要があるが、このよ
うな受信終了の判定を誤りな(かつ効率的に行い得るこ
とを要望される。
〔従来の技術〕
従来、ファクシミリ通信制御装置等におけるファクシミ
リ画信号の受信処理においては、ファクシミリ端末から
送信されて来る信号の有無を判定して、受信開始または
受信終了を行っていた。しかし、特に受信終了の判定は
、ハードウェアによって信号の有無を検出したのち内部
ファームウェアが認識し、その後受信終了の処理が行わ
れるようになっていた。そのため、ファクシミリ画信号
以外の不要なデータも、受信されてしまうという問題が
あった。
第5図は、ファクシミリ画信号のフォーマットと、従来
方式においてメモリに蓄積される内容とを示したもので
ある。同図において(a)は信号フォーマットを示し、
データの後に一定の終了信号RTCが付加されている。
 (b)は終了信号RTCの内容を示し、一定のEOL
パターン(例えば“ooooooooo。
01”)が6個連続して構成されている。(C)は従来
の判定方式の場合にメモリに取り込まれる内容を示し、
(alに示す信号に付随するキャリアを検出して、その
終了(CDで示す)によって画信号の終了を判定するが
、CD検出後実際に終了の処理が行われるまでに時間的
遅れを伴うため、後続のデータの一部Aがメモリに取り
込まれることを示している。
〔発明が解決しようとする問題点〕
従来のデータ受信方式では、上述のように信号の終了判
定と終了の処理の間に時間的遅れを伴うため、不要デー
タがメモリに取り込まれるが、これによって、メモリの
使用効率が低下する。さらに通信制御装置がメモリ内の
画信号を解析する際に、不要なデータが存在するため、
ファームウェアの処理に時間がかかり、特に受信部が複
数個であって多重制御を行う場合には、効率低下が著し
いという問題があった。
〔問題点を解決するための手段〕
このような従来技術の問題点を解決するため、本発明の
データ受信方式においては、第1図の原理的構成図に示
すように、ファクシミリ端末から受信した画信号におけ
るデータの末尾に付加された終了信号の受信ごとに画信
号をメモリに転送する画信号受信装置(101)におい
て、次の各手段を具える。
102は終了信号検出手段であって、終了信号を構成す
る複数個の特定パターンのうちの一部個数を検出したと
き、検出信号を発生して画信号受信装置(101)にお
ける受信信号のメモリへの転送を停止させる。
103はパターン発生装置であって、終了信号検出手段
(102)から検出信号が発生したとき、終了信号を構
成する複数個の特定パターンのうちの残りの個数を発生
して画信号受信装置(101)を経てメモリに転送する
〔作 用〕
終了信号を構成する複数個の特定パターンのうちの一部
個数を検出したときメモリへの転送を停止し、残りの個
数の特定パターンを内部的に発生してメモリへ転送する
ので、メモリには画信号受信ごとにデータと終了信号だ
けが正しく蓄積され、終了信号に後続する受信信号の一
部が不要信号としてメモリに蓄積されることがない。
〔実施例〕
第2図は、本発明が通用されるファクシミリ通信制御装
置の基本的構成を示したものであって、1はファクシミ
リ画信号受信部、2はダイレクトメモリアクセス(D?
lIA )制御部、3はメモリ、4はファクシミリ画信
号受信部における動作を制御するプロセッサ(MPU)
である。
ファクシミリ端末からの画信号は図示されない復調部で
復調され、復調されたデータは受信信号から抽出された
クロックとともに、ファクシミリ画信号受信部1に入力
されて、シリアルデータからパラレルデータに変換され
、MPU 4の介入なしに直接DMA制御部2の制御の
もとに、メモリ3へ転送される。
第3図はファクシミリ画信号受信部2の構成例を示し、
11はセレクタ、12はEOLパターンと等しいビット
数を有するシフトレジスタ、】3はシフトレジスタ12
の内容を保持するラッチ、14はラッチ13の内容を出
力するバッファ、15はゲート、16はフリップ・フロ
ップ(FF) 、17はRTC検出回路である。
また第4図は第3図の回路によってメモリに蓄積される
RTC信号の内容を示し、本発明の詳細な説明するもの
である。
受信データはセレクタIIを経てシフトレジスタ12に
加えられ、受信クロックによってこれに読み込まれる。
ラッチ13はシフトレジスタの12の内容を保持して並
列に出力することによって、入力シリアルデータは順次
パラレルデータに変換され、バッファ14を経て図示さ
れないメモリへ転送される。一方、RTC検出回路17
は、受信データ中におけるRTC信号を監視し、EOL
パターン3個を検出したとき、RTC信号検出信号を発
生してFF17をセットし、FF17の出力によってゲ
ート15を閉じて、クロックをインヒビットする。これ
によってシフトレジスタ12は停止し、第3図において
Bで示すように、受信動作は停止する。従ってそれまで
にメモリには、HOLパターン3個が蓄積される。
シフトレジスタ12はEOLパターンと等しい12ビツ
ト構成からなり、iTC信号を検出したとき、その内部
にはEOLパターン(000000000001)が残
存する。次にメモリ3におけるカウンタに、EOLパタ
ーン3個分のビット数をセットする。これによってメモ
リ3からリセット信号が送出されてFF16はリセット
され、ゲート15が開いてシフトレジスタ12にクロッ
クが与えられる。これと同時にセレクタ11はシフトレ
ジスタ12側に切り替えられ、シフトレジスタ12のデ
ータを折り返してシフトレジスタ12に入力する。これ
によってラッチ13はEOLパターンをラッチし、この
パターンはバッファ14を経てメモリに転送される。
EOLパターン3個分が転送されたとき、メモリ3にお
けるカウンタがカウント終了してリセット信号が解除さ
れ、FF16が再びセットされてゲート15が閉じてシ
フトレジスタ12が停止する。これによって第3図にお
いてCで示すようにメモリにはEOLパターン6個から
なるRTC信号が保持されるとともに、以後のデータは
メモリに転送されない。
このように本発明のデータ転送方式によれば、ファクシ
ミリ画信号受信部lからメモリに対して、HOLパター
ン6個からなるRTC信号が転送されるが、それ以後の
不要なデータは転送されない。
〔発明の効果〕
以上説明したように本発明によれば、ファクシミリ端末
からの画信号が終了したとき、その末尾に付された終了
信号以後のデータがメモリに転送されることがなく、メ
モリの使用効率が向上する。
またメモリにW積された受信画信号を解析する際に、不
要なデータが付加されていないので、画信号を解析する
ファームウェアの処理能力が向上する。本発明の方式に
よれば、特に複数の受信部に対する多重制御を行う場合
、より効率的である。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の基本的構成を示す図、第3図は本発明の一実施例を示
す図、 第4図は本発明方式においてメモリに蓄積されるRTC
信号を示す図、 第5図はファクシミリ画信号のフォーマットと、従来方
式においてメモリに蓄積される内容とを示す図である。 1−ファクシミリ画信号受信部 2−DMA制御部 3− メモリ 4−プロセッサ(MPIJ) 11−セレクタ 12・・−シフトレジスタ 13・−ラッチ 14− ノくラフ7 15−ゲート 16・・・フリップ・フロップ(FF)17−RTC検
出回路

Claims (1)

  1. 【特許請求の範囲】 ファクシミリ端末と通信を行い、該ファクシミリ端末か
    ら受信したデータの末尾に複数個の特定パターンの繰り
    返しからなる終了信号を付加した画信号ごとにメモリに
    転送する画信号受信装置(101)において、 受信画信号における前記複数個の特定パターンのうちの
    一部個数を検出したとき前記画信号受信装置(101)
    における受信信号のメモリへの転送を停止する終了信号
    検出手段(102)と、該終了信号検出手段(102)
    の検出信号発生時、前記複数個の特定パターンのうちの
    残りの個数を発生してメモリに転送するパターン発生手
    段(103)とを具えてなることを特徴とするデータ受
    信方式。
JP61092512A 1986-04-21 1986-04-21 デ−タ受信方式 Pending JPS62248372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61092512A JPS62248372A (ja) 1986-04-21 1986-04-21 デ−タ受信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61092512A JPS62248372A (ja) 1986-04-21 1986-04-21 デ−タ受信方式

Publications (1)

Publication Number Publication Date
JPS62248372A true JPS62248372A (ja) 1987-10-29

Family

ID=14056367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61092512A Pending JPS62248372A (ja) 1986-04-21 1986-04-21 デ−タ受信方式

Country Status (1)

Country Link
JP (1) JPS62248372A (ja)

Similar Documents

Publication Publication Date Title
US4191941A (en) Switch matrix for data transfers
JPS60178738A (ja) 高速バ−スト信号監視装置
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
JPS62248372A (ja) デ−タ受信方式
JPS6359042A (ja) 通信インタ−フエイス装置
JP2000269988A (ja) 同報通信データ転送システム
JPS6019821B2 (ja) シリアルデ−タ受信方式
JPH047620B2 (ja)
JPH09305527A (ja) Dmaコントローラ
JPS6222296B2 (ja)
JPH05324545A (ja) バス制御装置
JPH03204254A (ja) データ受信装置
KR100239056B1 (ko) 메모리를 이용한 채널 처리 방법
JPH0482345A (ja) 複数親局の検出方法
JPS6119581Y2 (ja)
JPS6286942A (ja) デ−タ異常検出方法
JPH0934727A (ja) 割込制御方式
JPH0744569B2 (ja) シリアル・データ受信回路
JPH0320105B2 (ja)
JPS6153850A (ja) 受信デ−タ正常異常判断方式
JPH0244179B2 (ja)
JPS60103850A (ja) 情報伝送方式
JPH0319742B2 (ja)
JPH0142199B2 (ja)
JPS62283770A (ja) デ−タ受信装置