JPH0320105B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン受信機に適用してゴー
スト信号を除去する装置に関するものである。

近年、テレビジヨン放送を受信するにあたり、
各種の電波障害による受信画像の劣化が多くなり
問題となつてきている。特に、都市部における建
造物の高層化が主な要因となつて受信画像が二
重、三重となるいわゆるゴースト現象が多発する
ようになつた。この対策としては、これら建造物
による電波の反射を防止するための壁面建材の開
発や、受信アンテナの高指向性化、あるいは水平
スタツクアンテナによるダイバーシテイ受信等々
が実施されているが、操作上の複雑さやコスト上
昇などの原因で、普及するには至つていない。そ
こで、テレビ受像機に内蔵しうる全自動のシステ
ムを安価に供給する必要性が高まつてきた。

まず、本発明を実施しうるテレビジヨン受像機
の構成及びゴースト除去装置について説明する。
第１図はテレビジヨン受像機の構成の一部分を示
すものである。図において、１は中間増幅映像検
波回路であつて、チユーナーからの中間周波数変
調信号を増幅・検波し、ベースバンドの複合映像
信号る得る。

その出力ＡはNTSC方式では０〜4.2MHzの複
合映像信号となる。通常のテレビジヨン受像機に
おいては、信号Ａは映像信号処理増幅回路３及び
クロマ信号処理増幅回路４の両方に直接供給され
る。ゴースト除去装置２は複合映像信号Ａを入力
し、ゴースト分の信号を除去した後、映像信号処
理増幅回路３及びクロマ信号処理増幅回路４の各
回路にゴーストのない信号を供給する機能を有す
る。図示の処理後の信号Ｂはゴーストのない信号
として映像表示装置へ供給される。

第２図は第１図中のゴースト除去装置２の部分
のさらに詳しいブロツク図である。本装置の特徴
は、トランスバーサルフイルタ５を使用している
ことである。一般によく知られているように、テ
レビジヨン送受信系において、電波伝播系におけ
る伝達関数をＨ（ｓ）、ゴーストによる伝播系の伝
達関数をＧ（ｓ）とすると、ゴーストを含むトー
タルの信号伝播系の伝達関数はＨ（ｓ）・Ｇ（ｓ）
となる。一方、トランスバーサルフイルタ５は任
意の伝達関数を持ち得るので、ゴーストがある場
合にそのゴーストによる伝播系の逆伝達関数G^-1
（ｓ）を持つように制御すれば、ゴーストを除去
することができる。

本装置の他の部分は、このトランスバーサルフ
イルタ５が、その時々のゴーストに応じた逆伝達
関数G^-1（ｓ）を持つようにその各タツプを自動
的に制御するための、ゴースト除去、演算、重み
付け係数発生及び記憶等の動作を行なうものであ
る。図において、Ｃが入力複合映像信号、Ｄがゴ
ースト除去された複合映像信号であり、Ｅは同期
信号である。ゴーストの検出は通常、垂直同期信
号の始まりの部分の前後の信号の平担性を観測す
ることによつて行なう。この部分の信号は単位段
関数と見なせ、ゴーストのある場合はそれに応じ
て単位段関数の歪みが見られる。そのため、各サ
ンプリング点でゴーストの位置と大きさが検知さ
れる。８はそのためのタイミングパルス発生回路
で、この部分の信号を抜出すために水平及び垂直
の同期信号Ｅを基にして抜取パルスを発生する。
７はトランスバーサルフイルタ５で処理した後の
映像信号をクランプして直流変動をなくし、かつ
Ａ−Ｄ変換回路によつて上記抜取部分をアナログ
−デイジタルＡ−Ｄ変換しゴースト情報をデイジ
タル化してする回路で、そのデイジタル変換出力
信号をメモリー１０に蓄積する。

演算回路９はメモリー１０に蓄積しこれから読
み出したゴースト情報を演算処理してトランスバ
ーサルフイルタ５の各タツプを制御するための信
号を発生する。本装置においては、この部分は、
マイクロコンピユーターを用いて構成する。加重
係数修正回路は演算回路９の演算結果出力に基づ
いて実際にトランスバーサルフイルタ５の各タツ
プからの出力状態を制御するための係数を発生さ
せかつ保持するためのものであり、演算回路９の
出力信号はデイジタル信号であるから、制御のた
めの加重係数信号がアナログ信号であるならばＤ
−Ａ変換回路が必要となり、その場合はそれも含
むものとする。このようなゴースト検出→演算→
加重係数制御はくり返して何回も行なういわゆる
適応等化法で実施するので、加重係数は何回も次
から次へと修正されるものであり、前回の係数を
記憶しておく必要がある。

また、クランプＡ−Ｄ変換回路７のサンプリン
グ周波数は、映像信号を扱うからその帯域周波数
の３倍以上が必要であり、NTSC方式ではクロマ
信号のサブキヤリア周波数の３倍の10.7MHzを用
いるとよい。そのため、このＡ−Ｄ変換回路は高
速性を要求される。メモリー１０も同様に高速の
ものを用いるが、演算回路９はマイクロコンピユ
ーターを用いるのでそれほど高速ではなく、従つ
て、Ａ−Ｄ変換回路が垂直同期信号部分を扱つて
いる時にのみメモリー１０をマイクロコンピユー
ターから切放すいわゆるDMA（ダイレクト・メ
モリー・アクセス）による動作を行なう。

このように、本装置はマイクロコンピユータを
含めたデジタル回路を主体に構成でき、トランス
バーサルフイルタ５もまたCCD等の固体化遅延
線を用いて集積化が可能であるから、比較的低コ
ストでテレビジヨン受像機に内蔵することが可能
である。

本発明は、このような装置において、演算回路
９としてメモリー外付け式のマイクロコンピユー
タ等を用いた場合に、そのメモリーへの垂直同期
信号の前縁の前後の部分のデイジタル信号の書き
込みを直接メモリー制御DMA動作によつて高速
に行なうことができ、かつ演算装置においてその
DMA動作の終了を検知して次の演算処理に移る
動作を簡単な構成で実施することのできる装置を
提供することを目的とするものである。

以下、本発明の要部について、その実施例を参
照しつつ説明する。

第３図に本発明の一実施例に係るメモリー１０
及び演算回路９のさらに詳細な回路図を示す。演
算回路９はマイクロコンピユータで構成され、中
央処理ユニツトCPU１１とプログラム格納用の
読み出し専用メモリROM１２から成る。メモリ
ー１０としては、ランダムアクセスメモリー
RAMを用いる。そして、第５図に示すように、
このメモリー１０のうちの特定番地０〜Ａには、
ゴースト除去処理した映像信号ｂ，b′をクラン
プ・Ａ−Ｄ変換回路７でデイジタル信号に変換
し、これを垂直同期信号の前縁位置ｔ±1/2水平
周期の期間ＴにのみDMAによつて次々と書き込
む。CPU１１はその特定番地０〜Ａから別の番
地（Ａ＋１）〜Ｆへデータを転送し演算処理をす
る。この操作は垂直同期信号ごとに行なう。ａは
複合同期信号、ｃはDMA動作制御信号、ｄは映
像信号ｂをＡ−Ｄ変換したデイジタル信号のうち
の高位ビツトの信号である。この高位ビツトの信
号ｄは、映像信号ｂのレベルが大きくなると高レ
ベルになる。

DMAはCPU１１を介さずに期間Ｔの部分の映
像信号のデイジタルを直接メモリー１０の特定番
地０〜Ａに格納することであるから、CPU１１
は次の垂直同期信号の前縁部分で新たな情報が格
納されるまでに前の垂直同期信号の前縁部分での
情報を特定番地０〜Ａから転送しなければならな
い。これは、第６図に示す番地０〜Ａから番地Ａ
＋１〜Ｆへの転送を意味する。そのためには、
CPU１１がDMA動作が終了したかどうかを確認
する必要がある。このDMA動作は、タイミング
発生回路８の中のDMAパルス発生器から、CPU
１１の動作を一時停止してアドレスバスとデータ
バスを外部から専有すべく制御するためのホール
ド要求信号をCPU１１に送り出すことによつて
行う。それによつて、CPU１１は今実行中の命
令を終了し次第その動作を一時停止し、両バスを
開放する（すなわち、両バスをハイインピーダン
スとする。）両バスが開放されると、CPU１１は
図示のDMA受付信号を送出し、タイミングパル
ス発生回路８内のアドレスカウンターが駆動し、
Ａ−Ｄ変換されたデジタル映像信号を所定の
RAM番地（第６図の０〜Ａ）に転送し格納す
る。CPUはDMA動作に関係なくデータを処理し
ゴースト除去動作に必要な加重係数を発生させ
る。そのためCPUがDMA動作された新しいデー
タの有無を認識する必要がある。通常、CPUは
内蔵されたあるいは外部のプログラムに従つて処
理するので、DMA動作が実行されたかどうかを
ソフト的に認識することが必要である。CPUよ
りDMA受付信号は送出されるが、それはソフト
ウエアのプログラムとは関係がない。一方DMA
動作は、CPUとは関係なく垂直同期信号に同期
して実行される。

CPU１１はDMAが終了すると元の動作を再開
するが、DMA動作が実行されたかどうかをソフ
ト的に認識する一つの方法はDMA終了後それを
知らせる信号を入力端子に印加しソフトウエアに
よつてそれを確認することである。しかし、この
方法では、CPU１１に入力端子を必要とし、別
に設ける必要がある。ROMやRAMを内蔵した
１チツプCPUには通常入出力端子が付属してい
るが、本回路のようにROMやRAMを外付けす
るタイプのCPU１１においては、別に設けるこ
とになり、回路構成が複雑となつてコストアツプ
につながる。また、DMAの終了を知らせる信号
をDMAパルス発生器で作る必要もある。

そこで、本発明においては、DMAによつて書
き込む映像信号の性質を利用して上記のような欠
点を除いたものを提供するものである。

その動作例を第４図に示す。ここで、複合映像
信号ａ中の、垂直同期信号の前縁以前の部分を基
準（“０”とする）にすると、その前縁以後の部
分は正となる。基準部分は前述のようにクランプ
されているとすると、ゴーストを含まない信号ｂ
が来てもあるいはどのようなゴーストｇを含む信
号b′が来ても、その基準部分は常に“０”かある
いは小さな正信号とみなせる。このように基準部
分が“０”あるいは小さいことから、DMA要求
信号ｃによりDMA動作によつて書き込まれるメ
モリー１０のRAMの特定番地０〜Ａのうち基準
部分をＡ／Ｄ変換して得られたデイジタル信号が
書き込まれる番地（たとえばＭ）の上位ビツトは
常に“０”になるものと考えてよい。

そこで、この装置においては、CPU１１がこ
の特定番地０〜Ａのデータを演算処理用の番地
（Ａ＋１）〜Ｆに転送した後、特定番地０〜Ａの
うち基準部分に相当する番地（たとえばＭ）の上
位ビツトを“０”から“１”に書き換えておき、
その後、同ビツトをソフトウエアによつて常時監
視しておく。すると、上述したように、次の垂直
同期信号の前縁部分で新たなデイジタルデータが
DMA動作で特定番地０〜Ａに書き込まれると、
その基準部分の番地Ｍの上位ビツトは“０”とな
るので、CPU１１はその上位ビツトの“１”か
ら“０”への変化によつて次のデータか書き込ま
れたものと判断することができる。

かくして次のデータの書き込みが確認される
と、CPU１１はそのデータを演算処理用の番地
へ転送して処理する動作に入る。

このようにして、DMA終了信号をCPU１１に
割り込み入力端子などの特別な端子を設けて入力
することなく、通常のデータバスを使つてCPU
１１でＭ番地の上位ビツトを監視するだけで、
次々と新しいデータの到来を検出して処理するこ
とができる。

従つて、本装置においては、CPU１１に入力
端子を設けることなくソフトウエアによつて
DMA動作により入力された複合映像信号を常時
監視することによつて、垂直同期信号ごとに確実
にとりのがすことなくデータを処理することがで
きる。これにより、本回路のような外付メモリー
RAMを必らず必要とするマイクロコンピユータ
演算処理装置において簡易な手段を得ることがで
きる。

このようにメモリー１０のRAMの特定番地０
〜Ａのうち第４図に示す基準部分は常に同一の番
地Ｍに転送されるから、これをソフトウエアで確
認することによりそのデータが新しいものである
か、すでに番地（Ａ＋１）〜Ｆのうちのいずれか
へ転送済のものであるかを知ることができる。こ
こで、メモリー１０のRAMの特別番地Ｏ〜Ａの
すべての番地に新しいデータが転送され終わつた
ことを検出するためには、番地Ａに書き込みが終
わつたことを検出すればよいが、番地Ｏ〜Ａは
DMA動作により一連の動作で一度にデータの転
送が行われるので、番地Ｍの書き込み終了を検出
することにより、番地Ｏ〜Ａのすべての書き込み
終了を実質的に検出することができる。CPU１
１が８ビツトのものであればRAMの各番地は８
ビツトを有するからその上位ビツトのみを常に監
視することは容易である。また、Ａ−Ｄ変換回路
７は複合映像信号を８ビツトに変換するものであ
つても、すでに示したとおり基準部分においては
その上位ビツトは“０”である。さらにＡ−Ｄ変
換回路が８ビツト未満のものであれば、上位ビツ
トには情報が含まれないために基準部分を特に設
けなくとも同様の操作が可能である。また、本装
置では基準レベルを“０”に設定するようにした
が、これを書き込み時には“１”に設定し、後に
転送処理後に“０”に書き替えるようにしても同
様のことができることはいうまでもない。

以上のように、本発明によれば、ゴースト信号
を除去するための制御をデイジタルメモリーとマ
イクロコンピユータ等の演算装置を用いて処理す
る装置において、映像信号中の垂直同期信号の前
縁の前後の部分のデイジタル信号をDMA動作に
よつて高速にメモリーの第１の領域（特定番地Ｏ
〜Ａ）に書き込むことができ、かつその第１の領
域中の特定番地（例えばＭ番地）は演算装置によ
り演算処理用の第２の領域（特定番地（Ａ＋１）
〜Ｆ）にデイジタル信号を転送した後は所定の状
態に書き換えられ、次の垂直同期信号の前縁部分
のデイジタル信号の書き込みによつてその所定の
状態が変化したときにDMA動作の終了を検知で
きるので、演算装置へのDMA終了信号の入力端
子が必要なく、ソフトウエア処理によりメモリー
の特定番地を監視しておくだけでDMA動作の終
了検知と次の処理動作への移行を行なうことがで
き、簡単な構成で実施することができるものであ
る。

【図面の簡単な説明】

第１図は本発明の一実施例におけるゴースト除
去装置のブロツク図、第２図は同装置の一部分の
ブロツク図、第３図は同装置の要部の詳細な構成
を示すブロツク図、第４図はその動作を説明する
波形図、第５図は同装置に用いられるメモリーの
番地配分図である。 ５……トランスバーサルフイルタ、６……加重
係数修正回路、７……クランプ回路・Ａ−Ｄ変換
回路、８……タイミングパルス発生回路、９……
演算回路、１０……メモリー、１１……中央処理
ユニツト、１２……リードオンリーメモリー、１
３……DMAパルス発生器。

Claims (1)

1. 【特許請求の範囲】 １ ゴースト信号を含む映像信号からゴースト信
   号を除去するためのゴースト除去手段と、上記映
   像信号の垂直同期信号の前縁の前後の部分を検出
   することにより上記ゴースト信号を検出して上記
   ゴースト除去手段を上記ゴースト信号を除去でき
   るように制御する制御手段とを備えるとともに、 上記制御手段は、 上記映像信号の上記垂直同期信号の前縁の前後
   の部分をデイジタル信号に変換するアナログ−デ
   イジタル変換回路と、 上記垂直同期信号の前縁の前後の部分を受信し
   た都度上記アナログ−デイジタル変換回路で変換
   されたデイジタル信号が直接メモリー制御動作に
   より第１の領域に書き込まれるメモリーと、 その書き込み終了後に上記メモリー内において
   デイジタル信号を上記第１の領域から演算処理用
   の第２の領域に転送して、そのデイジタル信号に
   基づいて上記ゴースト除去手段制御用の制御信号
   を作成するとともに、転送後の上記第１の領域の
   中の特定番地の内容を所定の状態に書き換え、そ
   の特定番地の内容を監視して上記所定の状態から
   変化したときに次の垂直同期信号の前縁の前後の
   部分の新たなデイジタル信号の上記メモリーへの
   書き込みが終了したことを検知する演算装置とを 有することを特徴とするゴースト除去装置。