JPS60103850A - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPS60103850A JPS60103850A JP21180983A JP21180983A JPS60103850A JP S60103850 A JPS60103850 A JP S60103850A JP 21180983 A JP21180983 A JP 21180983A JP 21180983 A JP21180983 A JP 21180983A JP S60103850 A JPS60103850 A JP S60103850A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- bit
- register
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L23/00—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は画像信号、ファクシミリ信号等を伝送する情報
伝送方式に関する。
伝送方式に関する。
従来の情報伝送方式において使用されている通信回勝制
御装置は、伝送データの暗号化、特定符号の付加又は削
除の機能はあるが、伝送データの簡略化は、Ｃ１’Ｕを
介したプログラムの処理で実現しており、ＣＰＵの処理
上の負荷を大すくシている。
御装置は、伝送データの暗号化、特定符号の付加又は削
除の機能はあるが、伝送データの簡略化は、Ｃ１’Ｕを
介したプログラムの処理で実現しており、ＣＰＵの処理
上の負荷を大すくシている。
本発明の目的は伝送装置について繰り返しデータの伝送
が多い場合、この情報を簡略化して伝送することによＬ
伝送時間を早めることので＠る情報伝送方式を提供する
ことにある。
が多い場合、この情報を簡略化して伝送することによＬ
伝送時間を早めることので＠る情報伝送方式を提供する
ことにある。
本発明による情報伝送方式は、送イａ部と受信部に分か
れている。送信部では、２つのレジスタと一致回路を設
け、送信しようとするデータと直前に伝送路へ送信し、
データを各７ジスタに取り色み、繰り返し情報を一致回
路で検出する。父、ピットシフトカウンタ回路金膜け、
繰り返しデータを検出すると同時にフットカウントして
、繰り返しデータを簡略データに置きかえ、シリアルデ
ータとして送信する。繰り返し情報でないときは。
れている。送信部では、２つのレジスタと一致回路を設
け、送信しようとするデータと直前に伝送路へ送信し、
データを各７ジスタに取り色み、繰り返し情報を一致回
路で検出する。父、ピットシフトカウンタ回路金膜け、
繰り返しデータを検出すると同時にフットカウントして
、繰り返しデータを簡略データに置きかえ、シリアルデ
ータとして送信する。繰り返し情報でないときは。
当該データをそのまま送信する。受信部では、入力した
シリアルデータをパラレルデータに変換し。
シリアルデータをパラレルデータに変換し。
繰り返し認識符号検出回路により通常テークか簡略デー
タかを判定する。簡略データの場合は、操り返し書き迅
み制御回路により繰り返し回数を倹出し、すでにレジス
タに取り込んである情報を繰ジ返して読み込むことによ
り、通常の縁り返しデータに変換する。
タかを判定する。簡略データの場合は、操り返し書き迅
み制御回路により繰り返し回数を倹出し、すでにレジス
タに取り込んである情報を繰ジ返して読み込むことによ
り、通常の縁り返しデータに変換する。
次に本発明の実施例につき図面を参照して説明する。
第１図は本発明の実施例４示すブロック図、第２図はそ
の動作を示すタイムチャートである。まず、送信部につ
いて説明する。通信制御送信部（以下ＣＣＵ）Ｉから書
き込みパルスをレジスタ２゜３へ送出することによりＣ
ＣＵｌからレジスタ２へ、レジスタ２からレジスタ３へ
各々パラレルバスをブｒしてバイト単位でデータｌｏｌ
を転送する。
の動作を示すタイムチャートである。まず、送信部につ
いて説明する。通信制御送信部（以下ＣＣＵ）Ｉから書
き込みパルスをレジスタ２゜３へ送出することによりＣ
ＣＵｌからレジスタ２へ、レジスタ２からレジスタ３へ
各々パラレルバスをブｒしてバイト単位でデータｌｏｌ
を転送する。
−数回路４はレジスタ２．３の出力を比較し、バイト単
位で一致したか否かを示す判定信号ｔビットフットカウ
ンタ回路８へ送出する。この時、カウンタ回路８は［一
致１を示す判定信号によりシフトカウントする。一方、
回路４が１−不一致Ｊｋ示す判定信号を出力すると、ビ
ットシフ！・カウンタ８はそのカウント１直がｒＯＪで
あれば何も行わず。
位で一致したか否かを示す判定信号ｔビットフットカウ
ンタ回路８へ送出する。この時、カウンタ回路８は［一
致１を示す判定信号によりシフトカウントする。一方、
回路４が１−不一致Ｊｋ示す判定信号を出力すると、ビ
ットシフ！・カウンタ８はそのカウント１直がｒＯＪで
あれば何も行わず。
カウント喧が「０」でないならば、この内容ヲＰ−Ｓ変
換回路５へ送るとともに回路５にレジスタ２の内容読み
込み信号を送出する。ビットシフトカウンタ回路８では
、−弊回路４ふ・らの１一致」を示す判定信号に７ｊと
えは２回人力すると、内蔵の１バイトのレジスタにその
ＭＳＢがらビ・ソト単位にシフト入力を行い、ｒｌｌｏ
ｏｏｏｏｏＪ とする。このレジスタのＬ８Ｂまでシア
トビ・ソトが達すると、それを検出することにより、Ｃ
のレジスタの内容を回路５へ送出する様になっている。
換回路５へ送るとともに回路５にレジスタ２の内容読み
込み信号を送出する。ビットシフトカウンタ回路８では
、−弊回路４ふ・らの１一致」を示す判定信号に７ｊと
えは２回人力すると、内蔵の１バイトのレジスタにその
ＭＳＢがらビ・ソト単位にシフト入力を行い、ｒｌｌｏ
ｏｏｏｏｏＪ とする。このレジスタのＬ８Ｂまでシア
トビ・ソトが達すると、それを検出することにより、Ｃ
のレジスタの内容を回路５へ送出する様になっている。
一方、繰り返し認識符号付加回路６は１−不一致ｊヶ示
す判定信号に応じて２ピツ）の繰り返し認識符号″００
”を回路５へ送出し５回路５はＣの２ビツト情報とレジ
スタ２の内容を読み色み、１０ビツトのシリアルデータ
１０２として同期ビット付加回路７へ送出する。一方、
「一致」を示す判定信号にりじて回路６は２ビツトの繰
り返し認識符号“Ｏ１″を回路５へ送出し１回路５は回
路８がらの読み色み信号がくるまで処理金持ち合わせ、
Ｃの信号がきた時、回路８の内部レジスタの内容と、回
路６からの２ビツト情報を読み込み、１０ビツトのシリ
アルデータ１０２として回路７へ送出する。回路７は、
受けたデータ１０２に対してスタートとット１０３１’
、スートツブビット１０３４などの同期ビットを付加し
、伝送路ヘシリアルデータ１０３を送出する。１０３２
は前記繰ジ返し認識符号、１０３３は通常のデータ、１
０３５は前記カウンタ回路の内部レジスタの内容を示す
簡略データである。“Ｏ１゛°の認識符号１０３４の次
の簡略デーｌ’１０３５が、以前に送出された通常デー
タ１０３３の繰り返し個数を示す。又、１０３は、同期
式制御全伝送装置に取りつけた場合の伝送情報を示す。
す判定信号に応じて２ピツ）の繰り返し認識符号″００
”を回路５へ送出し５回路５はＣの２ビツト情報とレジ
スタ２の内容を読み色み、１０ビツトのシリアルデータ
１０２として同期ビット付加回路７へ送出する。一方、
「一致」を示す判定信号にりじて回路６は２ビツトの繰
り返し認識符号“Ｏ１″を回路５へ送出し１回路５は回
路８がらの読み色み信号がくるまで処理金持ち合わせ、
Ｃの信号がきた時、回路８の内部レジスタの内容と、回
路６からの２ビツト情報を読み込み、１０ビツトのシリ
アルデータ１０２として回路７へ送出する。回路７は、
受けたデータ１０２に対してスタートとット１０３１’
、スートツブビット１０３４などの同期ビットを付加し
、伝送路ヘシリアルデータ１０３を送出する。１０３２
は前記繰ジ返し認識符号、１０３３は通常のデータ、１
０３５は前記カウンタ回路の内部レジスタの内容を示す
簡略データである。“Ｏ１゛°の認識符号１０３４の次
の簡略デーｌ’１０３５が、以前に送出された通常デー
タ１０３３の繰り返し個数を示す。又、１０３は、同期
式制御全伝送装置に取りつけた場合の伝送情報を示す。
つぎに受信部につめて説明する。伝送路から送られてく
るシリアルデータ１０３から、同期ビット検出回路１４
によハ同期ビットヲ検出した後、８−Ｐ変換回路１２に
よりデータを取り込み、この時点で繰り返し認識符号付
加回路工３の判定により、通常データ１０３３はレジス
タｌＯへ、簡略データ１０３５は繰り返し読込制御回路
１１へ、パラレルバス金ブｒしてデータを振り分ける。
るシリアルデータ１０３から、同期ビット検出回路１４
によハ同期ビットヲ検出した後、８−Ｐ変換回路１２に
よりデータを取り込み、この時点で繰り返し認識符号付
加回路工３の判定により、通常データ１０３３はレジス
タｌＯへ、簡略データ１０３５は繰り返し読込制御回路
１１へ、パラレルバス金ブｒしてデータを振り分ける。
繰り返し読込制御回路１１はレジスタを内蔵しており１
標９返し認識符号を読み色むと、そのレジスタの内容を
ＭＳＢヘシ７トさせることにより、繰ジ返しビットを出
力し、このタイミングで古＠６みパルス全９へ送る様に
なっている。簡略データの場合、制御回路のレジスタの
内容が［０］でない限りビットシフト金行藝、同時に告
：さ色みパルス全通信制御受信部（以下、ＣＣＵ）９へ
連続して送出し、レジスタ１０の内容ケ繰り返しＣＣＵ
９にｖｌさ色むことによって簡略データをもとの仰り返
しデータに戻す。
標９返し認識符号を読み色むと、そのレジスタの内容を
ＭＳＢヘシ７トさせることにより、繰ジ返しビットを出
力し、このタイミングで古＠６みパルス全９へ送る様に
なっている。簡略データの場合、制御回路のレジスタの
内容が［０］でない限りビットシフト金行藝、同時に告
：さ色みパルス全通信制御受信部（以下、ＣＣＵ）９へ
連続して送出し、レジスタ１０の内容ケ繰り返しＣＣＵ
９にｖｌさ色むことによって簡略データをもとの仰り返
しデータに戻す。
上記の実施例でピカリ返し認識符号は％タイムスロット
ヲ利用しているｆｃめ、同期式制御音用いても実現が可
能である。
ヲ利用しているｆｃめ、同期式制御音用いても実現が可
能である。
本発明によれば、情報の伝送時間全短縮することができ
る。
る。
【図面の簡単な説明】
第１図は本発明の一実砲例を示すブロック図、第２図は
第１図の動作を示すタイミング図である。 １・・・・−・ＣＣＵ（通信制御送信部）、２・・・・
・・レジスタ、３・・・・・・レジスタ、４・・・・・
・−数回路、５・・・・・・Ｐ−８変換回路、６・・・
・・・碌り返し認識符号付加回路、７・・・・・・同期
ビット付加回路、８・・・・・・ビットシフトカウンタ
回路、９・・・・・・ＣＣＵ （通信制御受信部〕、Ｉ
Ｏ・・・・・・レジスタ、１１・・・・・・操り返し読
内制御回路、１２・・・−・・Ｓ−Ｐ変換回路、１３・
・・・・・操ジ返し認識符号検出回路、１４・・・・・
・同期ビット検出回路。 乙−−゛・、 代理人 プＰ理十 内 原 晋 １１１ 第１ 回 し−一
第１図の動作を示すタイミング図である。 １・・・・−・ＣＣＵ（通信制御送信部）、２・・・・
・・レジスタ、３・・・・・・レジスタ、４・・・・・
・−数回路、５・・・・・・Ｐ−８変換回路、６・・・
・・・碌り返し認識符号付加回路、７・・・・・・同期
ビット付加回路、８・・・・・・ビットシフトカウンタ
回路、９・・・・・・ＣＣＵ （通信制御受信部〕、Ｉ
Ｏ・・・・・・レジスタ、１１・・・・・・操り返し読
内制御回路、１２・・・−・・Ｓ−Ｐ変換回路、１３・
・・・・・操ジ返し認識符号検出回路、１４・・・・・
・同期ビット検出回路。 乙−−゛・、 代理人 プＰ理十 内 原 晋 １１１ 第１ 回 し−一
Claims (1)
- 【特許請求の範囲】 通常データが二回以上繰り返すことを検出し。 前記通常データの次にその繰り返し回数を示す簡略デー
タを送信し、受信した通常データと簡略データを振り分
けて記憶し、前記簡略データを示す回数だけ前記通常デ
ータを再生することを特徴とする情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21180983A JPS60103850A (ja) | 1983-11-11 | 1983-11-11 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21180983A JPS60103850A (ja) | 1983-11-11 | 1983-11-11 | 情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103850A true JPS60103850A (ja) | 1985-06-08 |
Family
ID=16611953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21180983A Pending JPS60103850A (ja) | 1983-11-11 | 1983-11-11 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103850A (ja) |
-
1983
- 1983-11-11 JP JP21180983A patent/JPS60103850A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0824298B2 (ja) | Ｃｓｍａ方式通信システム | |
| US4509164A (en) | Microprocessor based digital to digital converting dataset | |
| JPS60103850A (ja) | 情報伝送方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| KR960014412B1 (ko) | 티1(t1) 전송로를 이용한 에이치.디.엘.씨(hdlc) 통신 시스템 | |
| SU1347083A1 (ru) | Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных | |
| JPH0260373A (ja) | ファクシミリ装置の符号化回路 | |
| SU1569837A1 (ru) | Устройство дл сопр жени магистрали с ЦВМ | |
| JP2005050153A (ja) | クロック同期シリアルデータ転送方式 | |
| JPH06177933A (ja) | 情報転送装置 | |
| SU809141A1 (ru) | Устройство дл сопр жени электроннойВычиСлиТЕльНОй МАшиНы C уСТРОйСТВОМВВОдА-ВыВОдА | |
| JPS6162267A (ja) | シリアルデ−タの受信方式 | |
| JP2944412B2 (ja) | データ転送方法およびデータ転送方式 | |
| JPS60198931A (ja) | デ−タ通信方式 | |
| JPH11184672A (ja) | シリアルデータ保持回路 | |
| SU1372347A1 (ru) | Устройство дл приема и передачи информации | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH01243743A (ja) | インタフェース | |
| JPH06104954A (ja) | データ転送方法 | |
| JP2007329670A (ja) | データ受信装置およびデータ受信方法 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPH01289334A (ja) | クロック同期式データ伝送方式 | |
| JPH02273853A (ja) | データ転送方式 | |
| JPH07202951A (ja) | 非同期式データ受信装置 | |
| JPH0444156A (ja) | 転送データ生成装置 |