JPS62244170A - トランジスタ - Google Patents

トランジスタ

Info

Publication number
JPS62244170A
JPS62244170A JP8891586A JP8891586A JPS62244170A JP S62244170 A JPS62244170 A JP S62244170A JP 8891586 A JP8891586 A JP 8891586A JP 8891586 A JP8891586 A JP 8891586A JP S62244170 A JPS62244170 A JP S62244170A
Authority
JP
Japan
Prior art keywords
emitter
electrode
base
region
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8891586A
Other languages
English (en)
Inventor
Shigeto Maruo
丸尾 成人
Shiro Yuzawa
湯澤 志朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8891586A priority Critical patent/JPS62244170A/ja
Publication of JPS62244170A publication Critical patent/JPS62244170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はトランジスタ、特に高′rlt流容量化を図っ
たマルチェミ・/夕領域を有するトランジスタに関する
ものである。
(rl)従来の技術 従来よりトランジスタの電流容量の増大を図る構造とし
てはエミッタの有効面積を増大させることが知られてい
る。この構造として著名なものにマルチエミッタ構造が
あり、実開昭59−135651号公報等がある。
前記公報によるトランジスタはN型のシリコン半導体基
板より成るコレクタ領域と、P型のベース領域と、多数
の島状のN型のマルチエミッタ領域とを備え、マルチエ
ミッタ領域はボンディングパ・/ドを形成するパッド予
定領域を除くベース領域のほぼ全表面に均一に配置され
ている。
そして一点鎖線で示す如く基板表面のシリコン酸化膜上
に蒸着アルミニウムより成るベース電極およびエミッタ
電極を形成する。ベース電極は前記ベース領域とオーミ
ックコンタクトし且つポンディングパッド予定領域まで
延在されており、エミッタ電極はマルチエミッタ領域に
オーミックコンタクトしポンディングパッド予定領域ま
で延在されている。また両電極は周知の櫛歯形状をとっ
ている。
また別のマルチエミッタ構造のものとして第2図(イ)
・第2図(ロ)に示すトランジスタがあり、N型のシリ
コン半導体基板より成るコレクタ領域(21)と、点線
で示す如くP型のベース領域(22)と、多数の島状の
N型のマルチエミッタ領域(23)・・・(23)とを
備え、マルチエミッタ領域(23)・−(23)はベー
ス領域(22)のほぼ全表面に均一に配置されている。
基板(21)表面のシリコン酸化膜(24)上には一点
鎖線で示す一層目の第1のベース電極(25)と第1の
エミッタ電極(26)・−(26)が形成され、第1の
ベース電極(25)は格子状になっているベース領域(
22)のほぼ全表面とオーミックコンタクトし、第1の
エミッタ電極(26)・・・(26)は各マルチエミッ
タ領域(23)・・・(23)にオーミックコンタクト
し多数の島状をなしている。前記第1のベース電極(2
5)および第1のエミッタ電極(26)はシリコン酸化
膜等の絶縁膜(27)で被覆され、前記絶縁膜(27)
上には実線で示す二層目の第2のベース電極(28)お
よび第2のエミッタ電極(29)が形成される。第2の
ベース電極(28)は格子状になっている第1のベース
電極(25)とオーミックコンタクトし、第2のエミッ
タ電極(29)は島状に散在した多数の第1のエミッタ
電極(26)・・・(26)に夫々オーミックコンタク
トして形成され、両電極とも櫛歯状に形成されている。
(ハ)発明が解決しようとする問題点 上述した如く、従来のマルチエミッタ領域(23)・・
・(23)を有するトランジスタに於いて、更にスイッ
チングスピードを高速にする際にはこのエミッタ領域(
23)・・・(23)の寸法が依然として大きいために
、エミッタ直下のベース領域における少数キャリアの走
行距離が長くなりスイッチングスピードが遅くなる問題
点を有していた。
また前述の問題点を解決すべく前記エミッタ領域(23
)・・・(23)の寸法を小さく形成すると、少数キャ
リアの走行距離は短くなるが、前記櫛歯型のエミッタ電
極(29)の電極幅を細くする必要が生じる。そのため
に前記電極幅を細くすると微細パターンを形成する必要
が生じまた電圧低下を生じる。従ってスイッチングスピ
ードの低下、破壊耐量の低下等の問題点を生じてしまう
(ニ)問題点を解決するための手段 本発明は上述の如き問題点に鑑みてなきれ、少なくとも
コレクタ領域となる半導体基板〈1〉内に形成されるベ
ース領域(2)と該ベース領域(2)に形成されるマル
チエミッタ領域(3)・・・(3)ど前記コレクタ領域
(1)とベース領域(2)およびマルチエミッタ領域(
3)・・・(3)を被覆する第1の絶縁層(3゛)と該
第1の絶縁層(3−)を介して前記ベース領域(2)お
よびマルチエミッタ領域(3)・・・〈3)と夫々オー
ミックコンタクトしかつ一方向で平行に延在しかつスト
ライプ状に交互に形成される第1のベース電極(4)・
(4′)・・・および第1のエミッタ電極(5)・(5
゛)・・・と該第1のベース電極(4)・(4゛)・・
・および第1のエミッタ電極(5)・(5°)・・・を
被覆する第2の絶縁層(6)と該第2の絶縁層〈6〉を
介して前記第1のベース電極(4)・(4゛)・・・お
よび第1のエミッタ電極(5)・(5゛)・・・とオー
ミックコンタクトしかつ前記第1のベース電極(4)・
(4′)・・・および第1のエミッタ電極(5)・(5
″)・・・と直行する方向に延在される櫛歯状の第2の
ベース電極(7)および第2のエミッタ電極(8)とを
備え、前記第1のベース電極(4)・(4°)・・・お
よび第1のエミッタ電極(5)・(5′)・・・幅より
も夫々太く形成された第2のベース電極(7)および第
2のエミッタ電極(8)を具備することで解決するもの
である。
(*)作用 前述の問題点を解決するべく前記ベース領域(2)内に
多数形成されるマルチエミッタ領域(3)・・・(3)
の寸法を小さくすると、前記第1のベース電極(4)・
(4′)・・・および第1のエミッタ電極(5〉・(5
゛)・・・とオーミックコンタクトしかつ前記第1のベ
ース電極(4)・(4′)・・・および第1のエミッタ
電極り5)・<5゛)・・・と直行する方向に延在され
る櫛歯状の第2のベース1極(7)および第2のエミッ
タ電極(8)のフンタクト孔(9)・〈9゛)・・・、
(10)・(10゛)・・・は、ストライプ状の電極(
4)・(4′)・・・、(5)・(5゛)・・・の長手
方向に長く形成できるため第1の電極幅よりも太く形成
できる。従って電圧低下の発生、スイッチングスピード
の低下および破壊耐量の低下等を防止でき、更にはパタ
ーン配線も容易となる。
(へ)実施例 以下に本発明の一実施例を第1図(イ)・第1図(ロ)
を参照しながら説明する。
先ず点線で示す如くシリコン半導体基板より成るコレク
タ領域(1)と、該コレクタ領域(1)内に形成される
ベース領域(2)と、該ベース領域(2〉内に形成され
るマルチエミッタ領域(3)・・・(3)とがある。
ここではマルチエミッタ領域(3)・・・(3〉の寸法
を小きくするために、実際にはマルチエミッタ領域(3
〉・・・(3)を前記ベース領域(2)のほぼ全面に均
一に10個〜10000個はど形成する。またエミッタ
拡散幅も狭く形成される。
次に前記コレクタ領域(1)とベース領域(2)および
マルチエミッタ領域(3)・・・(3)を被覆するよう
に、前記半導体基板表面に形成される第1の絶縁層であ
るシリコン酸化膜(3′)と、該シリコン酸化膜(3゛
)を介して前記格子状になっているベース領域(2)お
よび島状になっているマルチエミッタ領域(3)・・・
(3)とを夫々オーミックコンタクトしかつ一方向で平
行に延在しかつストライプ状に交互に形成される第1の
ベース電極(4)・(4′)・・・および第1のエミッ
タ電極(5)・(5′)・−とがある。
ここで前記シリコン酸化膜(3′)は例えばCVD法に
より形成される。そしてこのシリコン酸化膜(3′)を
蝕刻し、ここでは図示してないがコンタクト孔を形成す
る。第1のベース電極(4)・(4′)・・・のコンタ
クト孔は第1のベース電極(4〉・(4′)・・・の長
き方向に一端から他端まで連続して形成しても良い。ま
た第1のエミッタ電極(5)・(5゛)・・・のコンタ
クト孔は前記マルチエミッタ領域(3)・・・(3)の
夫々対応する所に形成しである。更には第1図(イ)に
おける一点鎖線で示したストライプ状の電極は第1列が
第1のベース電極(4)、第2列が第1のエミッタ電極
(5)、第3列が第1のベース電極(4′)、第4列が
第1のエミッタ電極(5゛)、・・・・・・と一方向に
延在し、第1のベース電極(4)・(4′)・・・と第
1のエミッタ電極(5)・(5′)・・・が交互にアル
ミニウムの蒸着等により形成されている。
続いて前記第1のベース電極(4)・(4゛)・・・お
よび第1のエミッタ電極(5)・(5′)・・・を被覆
する第2の絶RM!Jであるシリコン酸化膜等(6)と
、該シリコン酸化膜(6)を介して前記第1のベース電
極(4)・(4′)・・・および第1のエミッタ電極(
5)・(5゛)・・・とオーミックコンタクトしかつ前
記第1のベース電極(4)・(4゛)・・・および第1
のエミッタ電極(5)・(5°)・・・と直行する方向
に延在される櫛歯状の第2のベース電極(7)および第
2のエミッタ電極(8)とでトランジスタは構成されて
いる。
木槽成は本発明の特徴とするところであり、前記第1の
ベース電極(4)・(4′)・・・および第1のエミッ
タ電極(5〉・(5゛)・・・幅よりも前記第2のベー
ス電極(7)および第2のベース電極(8)を夫々太く
形成することにある。
ここでは先ずストライプ状に交互に形成された前記第1
のベース電極(4)・(4′)・・・および第1のエミ
ッタ電極(5)・(5′)・・・を被覆するシリコン酸
化膜(6)をCVD法等により形成する。ここでは他に
シリコン窒化膜やPIQが考えられる。その後前記シリ
コン酸化膜(6)を蝕彫してこの後に形成する前記櫛歯
状の第2のベース電極(7)および第2のエミッタ電極
(8)のコンタクト孔(9)・(9゛)・・・、(10
〉・(10″)・・・を形成する。このコンタクト孔は
第1図(りに於いて2点鎖線で示されている如く、先ず
第1列目の第1のベース電極(4)上に一端より他端ま
で長手方向に(9)の如く長く形成されており、次に第
2列目の第1のエミッタ電極(5)と櫛歯状の第2のエ
ミッタ電極(8)とが交差する前記第1のエミッタ電極
(5)上に長手方向に(10)の如く形成されている。
続いて第3列目の第1のベース電極(4′)と櫛歯状の
第2のベース電極(7)とが交差する前記第1のベース
電極(4′)上に長手方向に(9′)の如く形成されて
いる。そして第4列目以降も同様に形成されている。一
方櫛歯状の第2のベース電極(7)および第2のエミッ
タ電極(8)より考えるとコンタクト孔は(9)・(9
′)・・・、(10)・(10’)・・・の如く夫々1
つ飛びに形成されている。最後に前記コンタクト孔を介
して前記ストライプ状の第1のベース電極(4)・(4
″)・・・および第1のエミッタ電極(5)・(5゛)
・・・と直行する方向に櫛歯状の第2のベース電極(7
)および第2のエミッタ電極(8)が例えばアルミニウ
ムの蒸着等により形成される。
従って前記櫛歯状の第2のベース電極(7)および第2
のエミッタ電極(8)のコンタクト孔をストライプ状の
第1のベース電極(4)・(4゛)・・・および第1の
エミッタ電極(5)・(5′)・・・の長手方向に長く
形成することで、前記第1のベース電極(4)・(4゛
)・・・および第1のエミッタ電極(5)・(5゛)・
・・幅よりも前記第2のベース電極(7)および第2の
エミッタ電極(8)を夫々太く形成することができる。
そのため、電圧低下の発生、スイッチングスピードの低
下および破壊耐量の低下を防止でき、更にはパターン配
線も容易となる。
(ト)発明の効果 以上の説明からも明らかな如く、前記櫛歯状の第2のベ
ース電極(7)および第2のエミッタ電極(8)のコン
タクト孔(9)・(9゛)・・・、(10)・(10’
)・・・をストライプ状の第1のベース電極(4)・(
4゛)・・・および第1のエミッタ電極(5)・(5′
)・・・の長手方向に長く形成することで、前記第1の
ベース電極および第1のエミッタ、電極幅よりも前記第
2のベース電極(7)および第2のエミッタ電極(8)
を夫々太く形成することができる。そのため電圧低下の
発生、スイッチングスピードの低下および破壊耐量の低
下を防止でき、更にはパターン配線も容易となる。
【図面の簡単な説明】
第1図(イ)は本発明の一実施例であるトランジスタの
平面図、第1図(ロ)は第1図(イ)におけるX=x′
線の断面図、第2図(イ)は従来のトランジスタの平面
図、第2図(ロ)は第2図(イ)におけるX−X゛線の
断面図である。 (1)はコレクタ領域、(2)はベース領域、(3)は
マルチエミッタ領域、(3’)はシリコン酸化膜、(4
)・(4゛〉・・・は第1のベース電極、(5)・(5
゛)・・・は第1のエミッタ電極、(6)はシリコン酸
化膜、(7)は第2のベース電極、(8)は第2のエミ
ッタ電極、(9)・(9°)・・・、(10)・(10
’)・・・はコンタクト孔である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第11!IC4)

Claims (1)

    【特許請求の範囲】
  1. (1)少なくともコレクタ領域となる半導体基板内に形
    成されるベース領域と該ベース領域に形成されるマルチ
    エミッタ領域と前記コレクタ領域とベース領域およびマ
    ルチエミッタ領域を被覆する第1の絶縁層と該第1の絶
    縁層を介して前記ベース領域およびマルチエミッタ領域
    と夫々オーミックコンタクトしかつ一方向で平行に延在
    しかつストライプ状に交互に形成される第1のベース電
    極および第1のエミッタ電極と該第1のベース電極およ
    び第1のエミッタ電極を被覆する第2の絶縁層と該第2
    の絶縁層を介して前記第1のベース電極および第1のエ
    ミッタ電極とオーミックコンタクトしかつ前記第1のベ
    ース電極および第1のエミッタ電極と直行する方向に延
    在される櫛歯状の第2のベース電極および第2のエミッ
    タ電極とを備え、前記第1のベース電極および第1のエ
    ミッタ電極幅よりも夫々太く形成された第2のベース電
    極および第2のエミッタ電極を具備することを特徴とし
    たトランジスタ。
JP8891586A 1986-04-17 1986-04-17 トランジスタ Pending JPS62244170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8891586A JPS62244170A (ja) 1986-04-17 1986-04-17 トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8891586A JPS62244170A (ja) 1986-04-17 1986-04-17 トランジスタ

Publications (1)

Publication Number Publication Date
JPS62244170A true JPS62244170A (ja) 1987-10-24

Family

ID=13956225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8891586A Pending JPS62244170A (ja) 1986-04-17 1986-04-17 トランジスタ

Country Status (1)

Country Link
JP (1) JPS62244170A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209760A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置
WO2005015641A1 (en) * 2003-08-02 2005-02-17 Zetex Plc Biopolar transistor with a low saturation voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209760A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置
JPH084092B2 (ja) * 1988-02-18 1996-01-17 三洋電機株式会社 半導体装置
WO2005015641A1 (en) * 2003-08-02 2005-02-17 Zetex Plc Biopolar transistor with a low saturation voltage
US7923751B2 (en) 2003-08-02 2011-04-12 Zetex Plc Bipolar transistor with a low saturation voltage

Similar Documents

Publication Publication Date Title
US4495513A (en) Bipolar transistor controlled by field effect by means of an isolated gate
US5753942A (en) Power semiconductor devices having arcuate-shaped source regions for inhibiting parasitic thyristor latch-up
US3902188A (en) High frequency transistor
EP0731985B1 (en) Improved mesh geometry for mos-gated semiconductor devices
JPS62244170A (ja) トランジスタ
JPH05335558A (ja) 双方向2端子サイリスタ
JPH0427711B2 (ja)
US6635926B2 (en) Field effect transistor with high withstand voltage and low resistance
JPS6289360A (ja) 電力用サイリスタ
JPS6245710B2 (ja)
JP2002110983A (ja) Mosトランジスタ
JPS5938056Y2 (ja) 半導体開閉装置
JP2000208765A (ja) 絶縁ゲ―ト型半導体装置
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JPH0442918Y2 (ja)
JPH025307B2 (ja)
JPS6115365A (ja) トランジスタ
JPH0440275Y2 (ja)
JPS62244169A (ja) トランジスタ
JPS6244430B2 (ja)
JP2822614B2 (ja) ゲートターンオフサイリスタ
JPH0442917Y2 (ja)
JPS62216365A (ja) トランジスタ
JPH0587136B2 (ja)
JPS6174369A (ja) 半導体装置