JPS62243368A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62243368A JPS62243368A JP8642386A JP8642386A JPS62243368A JP S62243368 A JPS62243368 A JP S62243368A JP 8642386 A JP8642386 A JP 8642386A JP 8642386 A JP8642386 A JP 8642386A JP S62243368 A JPS62243368 A JP S62243368A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- electrode material
- impurity
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000007772 electrode material Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２ ・
産業上の利用分野
本発明は半導体装置の製造方法、特にガリウムひ素電界
効果型トランジスタの製造方法に関するものである。
効果型トランジスタの製造方法に関するものである。
従来の技術
従来の技術を第３図を用いて説明する０従来のガリウム
ひ素（ＧａＡｓ ）を用いた自己整合形電界効果型トラ
ンジスタの製造方法は、第３図ａに示される様に、半絶
縁性ＧａＡｓ基板２１にホトレジスト２２などをマスク
材として使用し、シリコン（Ｓｉ）イオンをイオン２３
の打ち込みによって第１の活性層２４を形成した。次に
同図すに示される様に第１の活性層２４にチタン・タン
グステンの合金からなるゲート電極材２６を形成し、こ
のゲート電極材２６とホトレジスト２２をマスク材とし
てＳｉイオンを再度イオン２６の打ち込みを行い、第２
の活性層２７を形成する０さらに、同図Ｃに示される様
にゲート電極２６はプラズマエツチングによって側壁を
エツチングし、その後全面に窒化シリコン膜を被着し熱
処理を行う。そし３八 て同図ｄに示される様に活性層２７上にソース電極２９
およびドレイン電極３０を形成し電界効果型トランジス
タとしていた。
ひ素（ＧａＡｓ ）を用いた自己整合形電界効果型トラ
ンジスタの製造方法は、第３図ａに示される様に、半絶
縁性ＧａＡｓ基板２１にホトレジスト２２などをマスク
材として使用し、シリコン（Ｓｉ）イオンをイオン２３
の打ち込みによって第１の活性層２４を形成した。次に
同図すに示される様に第１の活性層２４にチタン・タン
グステンの合金からなるゲート電極材２６を形成し、こ
のゲート電極材２６とホトレジスト２２をマスク材とし
てＳｉイオンを再度イオン２６の打ち込みを行い、第２
の活性層２７を形成する０さらに、同図Ｃに示される様
にゲート電極２６はプラズマエツチングによって側壁を
エツチングし、その後全面に窒化シリコン膜を被着し熱
処理を行う。そし３八 て同図ｄに示される様に活性層２７上にソース電極２９
およびドレイン電極３０を形成し電界効果型トランジス
タとしていた。
発明が解決しようとする問題点
本発明が解決しようとする問題点は第３図における活性
層２４の形成方法に関するものである０電界効果型トラ
ンジスタに要求される一層の高速化のために、トランジ
スタの相互コンダクタンス（ｇｍ）を高くする必要があ
るが、そのために活性層２４は可能な限り薄く急峻なキ
ャリア濃度分布とする必要がある。従来技術においては
同図に示されるイオン注入２３の加速エネルギを低くし
て急峻なキャリア濃度分布を得ているが、半絶縁性基板
２１とゲート電極材２５との界面Ｐにおける界面準位の
生成消滅、あるいは基板原子、不純物の移動、拡散の効
果が直接キャリア濃度分布に影響を与えるために設計値
通りのキャリア濃度分布を得ることが困難である。
層２４の形成方法に関するものである０電界効果型トラ
ンジスタに要求される一層の高速化のために、トランジ
スタの相互コンダクタンス（ｇｍ）を高くする必要があ
るが、そのために活性層２４は可能な限り薄く急峻なキ
ャリア濃度分布とする必要がある。従来技術においては
同図に示されるイオン注入２３の加速エネルギを低くし
て急峻なキャリア濃度分布を得ているが、半絶縁性基板
２１とゲート電極材２５との界面Ｐにおける界面準位の
生成消滅、あるいは基板原子、不純物の移動、拡散の効
果が直接キャリア濃度分布に影響を与えるために設計値
通りのキャリア濃度分布を得ることが困難である。
問題点を解決するための手段
本発明による問題点を解決するための手段は、ゲート電
極直下に急峻なキャリア濃度分布を有する活性層を形成
するために、ゲート電極から不純物の熱拡散を利用する
ことであり、半絶縁性半導体結晶基板上に、第１の電極
材を用いてゲート電極を形成する工程と、前記ゲート電
極をマスク材として前記ゲート電極によって２分される
島状の領域に不純物をイオン打ち込みする工程と、前記
島状の領域を熱処理する工程と、前記ゲート電極の側壁
をエツチングする工程と、前記島状の領域に第２の電極
材を用いてソース電極およびドレイン電極を形成する工
程を含む半導体装置の製造方法である。
極直下に急峻なキャリア濃度分布を有する活性層を形成
するために、ゲート電極から不純物の熱拡散を利用する
ことであり、半絶縁性半導体結晶基板上に、第１の電極
材を用いてゲート電極を形成する工程と、前記ゲート電
極をマスク材として前記ゲート電極によって２分される
島状の領域に不純物をイオン打ち込みする工程と、前記
島状の領域を熱処理する工程と、前記ゲート電極の側壁
をエツチングする工程と、前記島状の領域に第２の電極
材を用いてソース電極およびドレイン電極を形成する工
程を含む半導体装置の製造方法である。
作用
このような本発明の方法では、ゲート電極直下に急峻な
キャリア濃度分布を有する活性層を形成することができ
、かつイオン注入行程を減少せしめることができる。
キャリア濃度分布を有する活性層を形成することができ
、かつイオン注入行程を減少せしめることができる。
実施例
本発明においては、ゲート電極直下の活性層の形成作用
以外は従来例と何ら変りがないので、ゲ６べ一 一ト電極直下の活性層の形成原理のみをまず説明する。
以外は従来例と何ら変りがないので、ゲ６べ一 一ト電極直下の活性層の形成原理のみをまず説明する。
第１図に本発明の詳細な説明図を示す。同図ａはゲート
電極直下を模式的に示したもので、１はゲート電極材、
２は半絶縁性半導体基板で、ゲート電極材１は２種類の
不純物拡散源で、３は第１の不純物で、半導体基板２内
でのｎ形の不純物である。また４は第２の不純物で、半
導体基板２内で深い活性化エネルギを有する補償準位を
形成するもしくは電子の捕獲中心を形成する不純物で、
しかも拡散係数が第１の不純物のそれより小さいかもし
くは時間的に遅れて拡散が始まる不純物である。したが
って、熱処理によりゲート電極材より第１の不純物が拡
散しそれに遅れて第２の不純物が拡散するが、それぞれ
の深さ方向の不純物濃度分布を同図すに示す。６は第１
の不純物の分布で、６は第２の不純物の分布であり、第
２の不純物が第１の不純物に比べて浅いために半導体基
板中でのキャリア濃度分は同図７で示される急峻な分布
が得られる。
電極直下を模式的に示したもので、１はゲート電極材、
２は半絶縁性半導体基板で、ゲート電極材１は２種類の
不純物拡散源で、３は第１の不純物で、半導体基板２内
でのｎ形の不純物である。また４は第２の不純物で、半
導体基板２内で深い活性化エネルギを有する補償準位を
形成するもしくは電子の捕獲中心を形成する不純物で、
しかも拡散係数が第１の不純物のそれより小さいかもし
くは時間的に遅れて拡散が始まる不純物である。したが
って、熱処理によりゲート電極材より第１の不純物が拡
散しそれに遅れて第２の不純物が拡散するが、それぞれ
の深さ方向の不純物濃度分布を同図すに示す。６は第１
の不純物の分布で、６は第２の不純物の分布であり、第
２の不純物が第１の不純物に比べて浅いために半導体基
板中でのキャリア濃度分は同図７で示される急峻な分布
が得られる。
本発明による実施例を第２図に示す。同図ａに示される
様に半絶縁性ＧａＡｓ基板１１上にゲート電極１２を形
成し、ゲート電極１２とホトレジスト１３をマスク材と
してイオン１４の打ち込みを行い高濃度注入層１６を得
る。さらに同図すに示される様に、熱処理によって高濃
度注入層を活性化し、同時にゲート電極１２より２種類
の不純物を拡散せしめ活性領域１７を形成し窒化シリコ
ン膜１６を被着した後、同図Ｃに示される様にソース電
極１８およびドレイン電極１９を形成した０本実施例に
おいて、ゲート電極１２の材料としては、膜厚が１００
０人タングステン・シリサイド（ＷＳｉｘ）の合金と、
膜厚が９０００人程度０タングステン層の２層構造の電
極材を用いた。この電極材においてタングステン・シリ
サイド合金がＧａＡｓ層と接しショットキ接合を形成す
る。このタングステンシリサイドの混合比Ｘ（タングス
テンを１とした場合の比率）は０．７とした。タングス
テン・シリサイドの混合比ｘ＞ｏ、ｅの場合にはタング
ステン・シリサイド中のシリコン原子が７ベー。
様に半絶縁性ＧａＡｓ基板１１上にゲート電極１２を形
成し、ゲート電極１２とホトレジスト１３をマスク材と
してイオン１４の打ち込みを行い高濃度注入層１６を得
る。さらに同図すに示される様に、熱処理によって高濃
度注入層を活性化し、同時にゲート電極１２より２種類
の不純物を拡散せしめ活性領域１７を形成し窒化シリコ
ン膜１６を被着した後、同図Ｃに示される様にソース電
極１８およびドレイン電極１９を形成した０本実施例に
おいて、ゲート電極１２の材料としては、膜厚が１００
０人タングステン・シリサイド（ＷＳｉｘ）の合金と、
膜厚が９０００人程度０タングステン層の２層構造の電
極材を用いた。この電極材においてタングステン・シリ
サイド合金がＧａＡｓ層と接しショットキ接合を形成す
る。このタングステンシリサイドの混合比Ｘ（タングス
テンを１とした場合の比率）は０．７とした。タングス
テン・シリサイドの混合比ｘ＞ｏ、ｅの場合にはタング
ステン・シリサイド中のシリコン原子が７ベー。
ＧａＡｓ半導体中に拡散し、混合比ｘ（０・６の場合に
はタングステン原子が拡散していく。したがって、本実
施例の場合、混合比！−＝０．７としたため、タングス
テン・シリサイド中のシリコンはＧａＡｓ半導体中に拡
散しｎ型活性層が形成されるが、シリコン原子の減小の
ため、ゲート電極材の混合比が、ｘ〈０．６となり、シ
リコンの拡散の後、タングステンが拡散を始める。タン
グステンは電子の捕獲準位を形成すると考えられ、シリ
コン拡散層の表面付近の高濃度層を不活性にする。この
ため本実施例ではゲート電極直下に、急峻なキャリア濃
度分布を有する活性層を形成することができた。
はタングステン原子が拡散していく。したがって、本実
施例の場合、混合比！−＝０．７としたため、タングス
テン・シリサイド中のシリコンはＧａＡｓ半導体中に拡
散しｎ型活性層が形成されるが、シリコン原子の減小の
ため、ゲート電極材の混合比が、ｘ〈０．６となり、シ
リコンの拡散の後、タングステンが拡散を始める。タン
グステンは電子の捕獲準位を形成すると考えられ、シリ
コン拡散層の表面付近の高濃度層を不活性にする。この
ため本実施例ではゲート電極直下に、急峻なキャリア濃
度分布を有する活性層を形成することができた。
本実施例ではゲート電極材としてタングステン・シリサ
イドを用いたが、本発明はこの電極材に限らず、ｎ型の
不純物と電子の捕獲準位を形成する不純物の２種類の不
純物の拡散源となる電極材であってもよいことは明白で
ある。
イドを用いたが、本発明はこの電極材に限らず、ｎ型の
不純物と電子の捕獲準位を形成する不純物の２種類の不
純物の拡散源となる電極材であってもよいことは明白で
ある。
発明の効果
以上のように本発明によれば、ゲート電極直下に急峻な
キャリア濃度分布を有する活性層を形成することができ
、しかも従来技術に比ベイオン注入工程を減少せしめる
ことができるため、工程を簡略化できる。
キャリア濃度分布を有する活性層を形成することができ
、しかも従来技術に比ベイオン注入工程を減少せしめる
ことができるため、工程を簡略化できる。
第１図は本発明方法の原理の説明図、第２図は本発明に
よる一実施例方法を示す工程図、第３図は従来方法を示
す工程図である。 １・・・・・・ゲート電極材、２・・・・・半絶縁性半
導体基板、３・・・・・・第１の不純物、４・・・・・
・第２の不純物、１２−−・・ゲート電極材（Ｗｏ４Ｓ
１８６＋ｗ）、１７・・・・・・拡散によって得られた
活性層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名−に
擬ｐ誓岬 Ｎ−−−ＧａＡｓＬＪＬ １２−−７−）ｊ棧 １５−一高ジ轢し４（ヲ主）〜づ１ 第３図
よる一実施例方法を示す工程図、第３図は従来方法を示
す工程図である。 １・・・・・・ゲート電極材、２・・・・・半絶縁性半
導体基板、３・・・・・・第１の不純物、４・・・・・
・第２の不純物、１２−−・・ゲート電極材（Ｗｏ４Ｓ
１８６＋ｗ）、１７・・・・・・拡散によって得られた
活性層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名−に
擬ｐ誓岬 Ｎ−−−ＧａＡｓＬＪＬ １２−−７−）ｊ棧 １５−一高ジ轢し４（ヲ主）〜づ１ 第３図
Claims (3)
- （１）半絶縁性半導体結晶基板上に第１の電極材を用い
てゲート電極を形成する工程と、前記ゲート電極をマス
ク材として前記ゲート電極によって２分される島状の領
域に不純物をイオン打ち込みする工程と、前記島状の領
域を熱処理する工程と、前記ゲート電極の側壁をエッチ
ングする工程と、前記島状の領域に第２の電極材を用い
てソース電極およびドレイン電極を形成する工程を含ん
でなる半導体装置の製造方法。 - （２）第１の電極材が、２種類の不純物の拡散源である
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）第１の電極材がタングステンとシリコンの合金層
を含む特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8642386A JPS62243368A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8642386A JPS62243368A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243368A true JPS62243368A (ja) | 1987-10-23 |
Family
ID=13886480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8642386A Pending JPS62243368A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243368A (ja) |
-
1986
- 1986-04-15 JP JP8642386A patent/JPS62243368A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875085A (en) | Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus | |
| US4038107A (en) | Method for making transistor structures | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| US5037767A (en) | Method of manufacturing a semiconductor device by ion implantation through an ion-sensitive resist | |
| JPS60211877A (ja) | 半導体装置の製造方法 | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| JPS62243368A (ja) | 半導体装置の製造方法 | |
| US4507848A (en) | Control of substrate injection in lateral bipolar transistors | |
| KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
| KR100256803B1 (ko) | 반도체 소자의 얇은 접합 형성방법 | |
| JPH02113583A (ja) | 半導体装置の製造方法 | |
| KR100243024B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH02163933A (ja) | 半導体層の形成方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH033246A (ja) | 半導体装置の製造方法 | |
| JPS63273362A (ja) | シヨツトキ−障壁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0498879A (ja) | 半導体装置およびその製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH025411A (ja) | 半導体装置の製造方法 | |
| JPS60152061A (ja) | 半導体装置の製造方法 | |
| JPS6229163A (ja) | 半導体装置およびその製造方法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 | |
| KR20000013507A (ko) | 바이폴라 트랜지스터 제조방법 |