JPS62237756A - Ｍｏｓ集積回路 - Google Patents
Ｍｏｓ集積回路Info
- Publication number
- JPS62237756A JPS62237756A JP61079318A JP7931886A JPS62237756A JP S62237756 A JPS62237756 A JP S62237756A JP 61079318 A JP61079318 A JP 61079318A JP 7931886 A JP7931886 A JP 7931886A JP S62237756 A JPS62237756 A JP S62237756A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- power source
- source wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229930194542 Keto Natural products 0.000 description 1
- 125000000468 ketone group Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この考案は、バイパスコンデンサが取シ付けられるＭＯ
Ｓ集積回路に関するものである。
Ｓ集積回路に関するものである。
従来、ＭＯＳ集積回路（以下ＭＯＳＩＣという）には、
パイノクスコンデンサは、ＩＣごとに、電源ビン近くに
はんだ付けで外付けされていた。
パイノクスコンデンサは、ＩＣごとに、電源ビン近くに
はんだ付けで外付けされていた。
従来、 ＭＯＳ ＩＣには、バイパスコンデンサが、Ｉ
Ｃごとに、はんだで外付けされていたので、コスト面か
らみると、ＩＣ本体の製作コストのほかに、個別コンデ
ンサの価格とコンデンサの取り付は工数が加算されるこ
とになっていた。
Ｃごとに、はんだで外付けされていたので、コスト面か
らみると、ＩＣ本体の製作コストのほかに、個別コンデ
ンサの価格とコンデンサの取り付は工数が加算されるこ
とになっていた。
この考案は、上記の事情に鑑みて、バイパスコンデンサ
を、チップ内に、チップのサイズと加工工程を変えるこ
となく、設けることによって、コスト低減を計ることを
目的とする。
を、チップ内に、チップのサイズと加工工程を変えるこ
となく、設けることによって、コスト低減を計ることを
目的とする。
この考案は、上記目的を達成するために、電源配線領域
の基板上にｒ−ト酸化膜形成時に、ゲート酸化膜と同じ
酸化膜を形成し、該酸化膜上に配設した電源配線膜と基
板間の容量によってパイ・ぐスコンデンサを形成した。
の基板上にｒ−ト酸化膜形成時に、ゲート酸化膜と同じ
酸化膜を形成し、該酸化膜上に配設した電源配線膜と基
板間の容量によってパイ・ぐスコンデンサを形成した。
第１図、第２図はそれぞれこの考案の一実施例を示す平
面図、断０面図であり、図において１はＭＯＳチップ、
２は基板、３はフィールド部の絶縁膜、４はケ°−ト酸
化膜形成時に形成したゲート酸化膜と同じ酸化膜、５は
ＶＳＳ電源配線膜、６はＶＤＤ電源配線膜である。
面図、断０面図であり、図において１はＭＯＳチップ、
２は基板、３はフィールド部の絶縁膜、４はケ°−ト酸
化膜形成時に形成したゲート酸化膜と同じ酸化膜、５は
ＶＳＳ電源配線膜、６はＶＤＤ電源配線膜である。
ＶＤＤ電源配線膜６とチップ基板２とをコンタクトさせ
、ＶＳＳ電源配線領域に、ケ゛−ト酸化膜形成時にゲー
ト酸化膜と同じ酸化膜４を形成し、該酸化膜４上にＶｓ
ｓ電源配線膜を配設する。
、ＶＳＳ電源配線領域に、ケ゛−ト酸化膜形成時にゲー
ト酸化膜と同じ酸化膜４を形成し、該酸化膜４上にＶｓ
ｓ電源配線膜を配設する。
上記のようにして形成したＶＳＳ電源配線膜５とＶＤＤ
電源配線膜６との間の容量をバイパスコンデンサとする
。
電源配線膜６との間の容量をバイパスコンデンサとする
。
容量を電源配線領域に設けるので、容量のための専用領
域が必要でなく、チップサイズを大きくする必要がない
。
域が必要でなく、チップサイズを大きくする必要がない
。
また、電極間領域となる酸化膜４は、ケ９−ト酸化膜形
成時に形成するので、加工工程は従来のものを変える必
要がない。
成時に形成するので、加工工程は従来のものを変える必
要がない。
なお、上記には、ＶＳＳ電源配線領域に容量を設けた例
を示したが、ＶＤＤ電源配線領域に容量を設ける構成と
する場合もある。
を示したが、ＶＤＤ電源配線領域に容量を設ける構成と
する場合もある。
以上のとおシ、この考案によれば、ＩＣ本体のコストが
ほとんど変らない状態でチップ内にバイパスコンデンサ
が内蔵されるので、コスト低減に大いに効果がある。
ほとんど変らない状態でチップ内にバイパスコンデンサ
が内蔵されるので、コスト低減に大いに効果がある。
第１図はこの考案の一実施例を示す平面図、第ＶＤＤ電
源配線膜 なお図中同一符号は同一部分を示す。
源配線膜 なお図中同一符号は同一部分を示す。
Claims (1)
- 電源配線領域の基板上にゲート酸化膜形成時にゲート酸
化膜と同じ酸化膜を形成し、該酸化膜上に配設した電源
配線膜と基板間の容量によってバイパスコンデンサを形
成したＭＯＳ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079318A JPS62237756A (ja) | 1986-04-08 | 1986-04-08 | Ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079318A JPS62237756A (ja) | 1986-04-08 | 1986-04-08 | Ｍｏｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237756A true JPS62237756A (ja) | 1987-10-17 |
Family
ID=13686519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61079318A Pending JPS62237756A (ja) | 1986-04-08 | 1986-04-08 | Ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237756A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548020A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5525788A (en) * | 1988-10-21 | 1996-06-11 | Symbol Technologies Inc. | System for scanning bar code symbols on moving articles using a camera and scanner |
| US5598029A (en) * | 1993-09-13 | 1997-01-28 | Nec Corporation | Power supply wiring for semiconductor device |
-
1986
- 1986-04-08 JP JP61079318A patent/JPS62237756A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525788A (en) * | 1988-10-21 | 1996-06-11 | Symbol Technologies Inc. | System for scanning bar code symbols on moving articles using a camera and scanner |
| JPH0548020A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5598029A (en) * | 1993-09-13 | 1997-01-28 | Nec Corporation | Power supply wiring for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594175A (ja) | 電界効果半導体装置 | |
| KR970060467A (ko) | 반도체장치 | |
| JPS62237756A (ja) | Ｍｏｓ集積回路 | |
| JPH05218302A (ja) | オンチップ反結合キャパシタの構成方法 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPS6236395B2 (ja) | ||
| JPS63108763A (ja) | 半導体集積回路 | |
| EP0967651A3 (en) | Semiconductor memory with capacitor dielectric | |
| JPH02283062A (ja) | 半導体装置 | |
| JPS61187278A (ja) | 半導体装置 | |
| JP2624320B2 (ja) | 半導体装置 | |
| JPS6334974A (ja) | 半導体装置 | |
| JPS62188275A (ja) | 電界効果トランジスタ | |
| JPH0362555A (ja) | 半導体装置 | |
| JPH04163958A (ja) | 半導体装置 | |
| JPS6221072Y2 (ja) | ||
| JPH067440B2 (ja) | 薄膜シフトレジスタ回路 | |
| KR200159489Y1 (ko) | 파워 온 리세트 장치 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JPS63150957A (ja) | 半導体装置 | |
| JPS60121758A (ja) | 半導体装置 | |
| JPS5831577A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62186549A (ja) | 電界効果半導体装置 | |
| JPH04113639A (ja) | 半導体装置 |