JPS62186549A - 電界効果半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果半導体装置を用いた集積回路装置の電
極配線に関する。

〔発明の概要〕

、本発明は、電界効果半導体装置のデザイン・ルールに
関し、電界効果半導体装置のゲート電極寸法に対し、配
線電極をより小なるデザイン・ルールにて配置する事を
特徴とする。

〔従来の技術〕

従来、電界効果半導体装置を用いた集積回路装置のデザ
イン・ルールに関しては、第２図に要部のレイアウト図
を示す如く、ゲート電極寸法と配線電極寸法とを同一デ
ザイン・ルールにて配置するのが通例でめった。すなわ
ち、第２図に於ては、ゲート電極１１とソース領域１２
、ドレイン領域１５を囲むフィールド領域１５から成る
電界効果半導体装置に於て、配線領域１４がゲート電極
１１と同一のデボイン・ルールにて構成された例を示し
たものである。

〔発明が解決しようとする問題点〕

しかし、上記従来技術によると、例えばゲート電極長が
ホット・エレクトロン拳トラツピンク現象　により、’
ｓクロン以下にする事が出来ない場合に、配線領域も配
線幅を１ミクロン以下にして集積度を上げた力、あるい
はよシ高速化を計ることができないと言う問題点があっ
た。

本発明はかかる従来技術の問題点をなくシ、電界効果半
導体装置を用いた集積回路装置の集積度の向上と高速化
をゲート電極寸法の物理的限界から来る制限を受けずに
、計ることができるデザイン・ルールを提供する事を目
的とする。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明は、電界効果半導
体装置のゲート電極寸法に対し、少なくとも配線電極を
より小なるデザイン会ルールにて配置する手段をとる。

〔作用〕

電界効果半導体装置を用いた集積回路装置に於て、少く
とも配線電極寸法・間隔を含む、素子分離領域、合せ精
度、拡散層寸法尋をゲート電極寸法より小なるデザイン
魯ルールにて配置する事により、配線容量の低減による
高速化を計ることができる作用があると共に、配線間隙
の高密度化による高集積化を計ることができる作用があ
る。

〔実施例〕

以下、実施例によυ本発明を詳述する。

第１図は、本発明の一実施例を示す電界効果半導体装置
の要部のレイアウト図である、すなわち、電界効果半導
体装置は、ゲート電＠１１、ソース領域２、ドレイン領
域５がフィールド領域５にて囲１れた領域に形成される
事を基本とするが、集積回路化の為に例えばゲート電極
１に連らなりた配線領域４が形成される場合、配線領域
４の配線幅を、ゲート電極１のゲート長よシも細く形成
した例である。本図では、ゲート電極１のチャネル長が
例えば１ミクロンに制限された場合を想定し、他の領域
、すなわち、フィールド領域５を為し、ソース領域２、
ドレイン領域３等の拡散領域と、本図には示されていな
いが、拡散領域からの電極引出しのためのコンタクト穴
領域及びパターン合せ精度及び配線間隔等も電極配線と
考えられると（シ、こｔらが０．５ミクロンのデザイン
ルールで配置した場合を想定して示しである。

〔発明の効果〕

本発明の如く、電界効果半導体装置のゲート電極寸法に
対し、配線電極をより小なるデザイン・ルールにて配置
する事により、例えば配線電極のデザイン・ルールを％
化すると、配線電極の幅が％化されると共に、長さも％
化される為に配線抵抗の変化はなく、且つ配線容量の％
化を計ることが出来、配線容量の低下分だけ高速化を計
ることができる効果があると共に、配線の高密度化によ
りゲート電極寸法の制限に無関係に高集積化を計ること
ができる効果等がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す電界効果半導体装置の
要部のレイアクト図を、第２図は従来のデザイン・ルー
ルによる電界効果半導体装置の要部のレイアウト図を示
す。 １．１１・・・ゲート電極 ２．１２・・・ソース領域 ５．１５・・・ドレイン領域 ４．１４・・・配線領域 ５．１５・・・フィルド領域。 以　　上

Claims (1)

【特許請求の範囲】
1. 電界効果半導体装置のゲート電極寸法に対し、配線電極
   をより小なるデザイン・ルールにて配置する事を特徴と
   する電界効果半導体装置。