JPS62229354A - バスへのノ−ドのアクセスを決定する方法 - Google Patents

バスへのノ−ドのアクセスを決定する方法

Info

Publication number
JPS62229354A
JPS62229354A JP61242870A JP24287086A JPS62229354A JP S62229354 A JPS62229354 A JP S62229354A JP 61242870 A JP61242870 A JP 61242870A JP 24287086 A JP24287086 A JP 24287086A JP S62229354 A JPS62229354 A JP S62229354A
Authority
JP
Japan
Prior art keywords
node
bus
priority
value
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61242870A
Other languages
English (en)
Inventor
ウィリアム　ディ　ストレッカー
ジョン　イー　バジンスキー
デイヴィッド　ソムプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS62229354A publication Critical patent/JPS62229354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的にはディジタルデータ処理システムの
分野に係るものである。特定的には、本発明はこのよう
なシステム内、回路網内の各種ユニットの相互接続、及
びこれらのユニットの間の情報転送の制御に係るもので
ある。更に精密に言えば、本発明は回路網内のユニット
が紛争裁定型シリアルバスによって相互接続されている
ようなディジタルデータ処理回路網と、バスに接続され
ている各種ユニット或はデバイスによってバスへのアク
セスを制御することに係るものである。
ディジタルデータ処理システムは、少なくとも、メモリ
要素、入力・出力要素及びプロセッサ要素からなってお
り、またそれらの何れか或は全てを複数含んでいてよい
。メモリ要素は情報をアドレス可能な記憶位置に記憶す
る。この情報は命令及び返答を含むデータを処理するた
めのデータ及び指令を含んでいる。プロセッサ要素はメ
モリ要素へ及びメモリ要素から情報を転送し、到来情報
をデータ或は命令の何れかとして解読し、そしてこれら
の命令に従ってデータを処理する。入力・出力要素もメ
モリ要素（単・複）と通信して入力データをシステムへ
及びシステムから転送し、システムからデータを得て処
理する。
多年に亘って多くの異なる型のディジタルデータ処理シ
ステムが開発されて来た。近来になって、開発の中に、
異なる位置に配置されることが多い多数のメモリ要素、
入力・出力要素及びプロセッサ要素が互に通信できるよ
うなコンピュータ回路網が含まれるようになった。利用
可能な種々の情報転送方式の型に一般的に要求されるこ
とは、各種要素を相互接続している分割通信資源（即ち
チャンネル或はバス）の使用である。通信資源をこのよ
うに分割すると、通信資源へのアクセスを制御するため
の手順によっては回路網の効率及び利用が大きく影響を
受けることになる。転送が行なわれていない間の待時間
及びオーバーヘッド動作に費やされる他の時間は動作効
率を低下させるものである。
一般に、通信バスを介する２つのユニーｚ）間の伝送は
、１つ以上のユニットがこのような接続を生じさせる能
力を有しているために、２つの段階を必要とする。第１
段階はある程度限定されている間隔の間開始ユニットに
バスの制御を得るようにするためのものである。一旦こ
の選択段階が完了すると、選択された開始ユニットによ
って制御される転送を完了させるために第２（即ち転送
）段階が用いられる。
バスの制御を得るには、バスにアクセスを望んでいる他
のユニットとどちらが選ばれるのかを争い、裁定を受け
そして決定する必要がある。裁定には２つの主な一般的
アプローチがある。これらは中央裁定と分布裁定である
。中央裁定では、単一の中央優先順位回路が全てのバス
アクセス要求を受け、与えられた時点においてどの要求
ユニットに最優先順位を与えてバスの使用を許容するの
かを決定する。一旦ユニットが選択されると、そのユニ
ットはバスを制御して転送を行なうことが許される。こ
れに対して、分布裁定では、バスに接続されている各ユ
ニットには特定の優先順位が割当てられており、各ユニ
ットはバスを制御することを望む時にバスの制御を得る
のに充分な優先順位を有しているか否かを個々に決定す
る。もし優先順位の高いユニットが同時にバスアクセス
を得ようと努めていれば、優先順位の低いデバイスはそ
れが最高の優先順位要求者となる後刻まで待たなければ
ならない。
米国特許４，２２９．７９１号（１９８０年１０月２１
日付）「データ処理システム用分布裁定回路」に記載さ
れているこのような一方式によれば、例えばバスには裁
定導体を設けである。各ユニットは情報交換を行なおう
としているのであるから、この導体に要求信号を送信し
ている筈で、ユニットはその要求レベルと他の全ての要
求とを比較し、高い優先順位レベルの要求が存在してい
なければそのバスの制御を許可する。
しかし、バスが単一のビット・シリアルラインからなっ
ている場合には、別個の裁定導体がないのであるから、
上記システムは作動できない。これらのシステムに採用
されて来た１つのアプローチは衝突検出を伴なう搬送波
検知多重アクセス（ＣＳ　ＭＡ／ＣＤ）と呼ばれるもの
である。
ＣＳ　ＭＡ／Ｃ０回路網では、回路網に接続されている
各デバイス即ちユニットは、バス（一般的には同軸ケー
ブルである）への自らのアクセスを制御する。バスを使
用する各デバイスは、チャンネル上へ信号を送信する装
置並びに別のデバイスのインターフェイスによってチャ
ンネル上に印加された信号を受信する装置を含むインタ
ーフェイスを介してケーブルに接続される。各インター
フェイスは、チャンネルを監視して２つのデバイスが同
時に送信中であればそれを指示する回路を含んでいる。
送信中のデバイスが、別のデバイスが同時に送信してい
ることを検出すると、２つのデバイスは送信を停止し、
それらの関連情報源（送信すべき情報を供給中である）
に対して送信を停止することを通知する。両デバイスは
、チャンネルがクリアになってから送信を再び試みる。
チャンネルの使用（即ち送信）を望む各デバイスは、先
ず他の何れかのユニットが送信中ではないかを「聴守」
する。もし他の送信が検出されなければ、ステーション
（即ちユニット）はその送信を開始し、同時にチャンネ
ルの「聴守」も開始する。もし別のステージぢンが同時
に送信を開始したことを検出すれば、両ステーションは
衝突を検出するので、前述のように送信を停止する。衝
突が繰返されるのを避けるために、各ステーションは暫
時待機し、再び試みる。再送信の前の間隔を制御するた
めに、各ユニットに独特の或は適当な無作為遅延を割当
てる種々のアプローチが知られている。このようなシス
テムは、例えば１９７７年１２月１３日月米国特許４　
、０６３　、２２０号に示されている。（因みに、ＣＳ
　ＭＡ／ＣＤ回路網に関係して米国で本願と同時出願さ
れたものの一連番号と名称を列挙してお（。
米国特許出願２６７．３９４号「搬送波検知多重アクセ
ス／衝突検出を用いたローカル回路網用送受信機」。
米国特許出願２９２．００３号「搬送波検知多重アクセ
ス／衝突検出を用いたローカル回路網用送受信機におけ
る衝突検出回路の試験装置」。
米国特許出願２９２．００４号「搬送波検知多重アクセ
ス／衝突検出を用いたローカルデータ回路網用送受信機
のための信頼性向上方法」 米国特許出願２９２．００５号「ローカルデータ回路網
用送受信機のための電流源送信機出力段」米国特許出願
２９２．００６号「電流及び参照電圧の精密設定方法」
）。
若干異なるシステムがミネソタ州のネットワーク・シス
テムズ・コーポレーションによって開発され、また１９
８０年にプレンティス・ホール・インコーホレーテッド
から出版された Ｃ、ワイッマンの論文「分配されたマイクロ／ミニコン
ピユータシステム：構造、実施及び応用」の１１４．３
　１８０〜１８３ページに記載されている。このシステ
ムでは、送信を指示された時、アダプタ（即ち同軸ケー
ブルへのインターフェイス）はチャンネルの使用を廻っ
て争う。これらのメカニズムは紛争手順内で用いられる
。第１のメカニズムは搬送波検知である。即ち、もし同
軸ケーブルが多忙であれば（即ち信号が検出されると）
、ユニットは送信を開始しない。第２のメカニズムは、
同、軸ケーブルが利用可能であることを検出した後に、
固定された時間だけ送信を遅らせることを含んでいる。
各インターフェイスは、「ケーブルが多忙ではない」状
態を検知した時点から遅延時間が経過するまで送信を阻
止するハードウェア遅延要素を含んでいる。これにより
、受信機は再びバスを廻って争うことなくメツセージの
終端の送信に迅速に応答する時間が得られ、またケーブ
ルにアクセスしているアダプターは一連の送信を行なう
のにケーブルを使用し続けることができる。
この固定された遅延は、ケーブル長の３０ｃｍ（１フイ
ート）当り４ナノ秒であり、従って３００ｍ（１０００
フイート）のバスでは８マイクロ秒となる（送信の後端
が全長を走行し、応答の先端も全長を走行できるように
するために必要であるから）。
第３のメカニズムは各アダプタに送信優先順位を割当て
る。バスが多忙ではなくなり、そして固定遅延時間が経
過した後に、各アダプタはタイムパルスを発生し、この
時にバス上に送信しまたその使用のためにバスを捕捉す
ることができるようになる。固定遅延時間の終了の後に
バスインターフェイスがタイムパルスを発生して送信開
始が可能となる時間を「ｎ遅延」と呼ぶ。アダプタ０に
対してはｎ遅延はＯである。他の全てのアダプタに対す
るｎ遅延は次の式によって与えられる。
ｎ遅延＝（ｎ−１遅延）＋（４ナノ秒）（ノードｎ−１
とノードｎとの間の距離（フィート））もしバスが多忙
でなく２つの遅延間隔が経過したものとすれば、アダプ
タは直ちに送信を開始できる。２つのアダプタによるほ
ぼ同時の送信によって衝突が発生しても再試行中に解決
され、高い優先順位を有するアダプタがアクセスを得る
ことになる。
各アダプタに対する優先順位はネットワーク・システム
ズ・コーポレーションのアプローチでは予め指定されて
いるから、１つ或はそれ以上のノードは、他のノードに
損害を与えながら意義深い優位を占めることができる。
実際、あるノードがどれだけ長く開放を待たなければな
らないのかは、決定論的ではなく苦熱的でしか過ぎない
。これらは相当な欠陥である。
従って、本発明の目的は、バスに接続されている各ノー
ド即ちユニットがバスアクセスを得るのにほぼ等しい平
均優先順位を持つようにした大きい公平さを呈する分布
裁定メカニズムを提供することである。
本発明の別の目的は、効率的で且つ再試行を最小に保つ
裁定メカニズムを提供することである。
本発明の別の目的は、信頼性の高い裁定メカニズムを提
供することである。
本発明の別の目的は、単なる統計的挙動ではなく、決定
論的挙動を呈する裁定メカニズムを提供することである
。
本発明の更に別の目的は、あるノードに、そのノードが
交互に通信できる２つ或はそれ以上のバスチャンネルと
争うことができるようにする裁定メカニズムを提供する
ことである。
本発明の別の目的は、１つ或はそれ以上の上記目的を満
足させ、実施が比較的節単な裁定メカニズムを提供する
ことである。
上記目的を達成するために、本発明はデュアル・カウン
ト、ラウントロピン技術と呼ぶスロット型Ｃ３ＭＡ／Ｃ
Ｄシステムを提供する。各ノード毎に２つの遅延時間確
率を与え、各ノードのための遅延選択は、全てのノード
にバスアクセスのために等しい平均優先順位が与えられ
るように、ラウントロピン式に時々刻々スイッチされる
。
ここに用いている「ノード」とは、バスを通して通信す
るデバイスのことであり、最小限プロセッサ又はメモリ
及びバスインターフェイスを含んでいる。同じような効
果を呈するものに対して用いられる語に「デバイス」及
び「ユニット」がある。
本技術は、他のノード（他の任意の物理的位置にある）
が送信中であるのをあるノードが検知ず″るための最大
時間であるスロット、即ち時間間隔に基づいている。
送信を望んでいるノード（以下に「開始ノード」と呼ぶ
）はバス（或はもし２つのバスが利用可能であれば選択
された方のバス）を検査して搬送波が存在しているか否
かを（即ち別のノードが送信中であるか否かを）決定す
る。バスが遊休とな・る（即ち搬送波存在状態から搬送
波非存在状態への変化が観測される）と、直ちに開始ノ
ードは独特な数の「沈黙」スロットを待ち始める。この
数はそのノードのアドレスＮに基づいている。待たれた
スロットの数は２つの値の一方、即ちＮ＋１或はＭ＋Ｎ
＋１　　（ここにＭはバスに接続可能なノードの最大数
である）を有している。この値の選択は歴史の関数であ
り、即ち、他のノードによる先行送信に依存している。
初めは、待ち期間はＮ十Ｍ＋１スロットである。もし別
のノードの搬送波が検出されることなく待ち期間が経過
すれば開始ノードが裁定に勝ったことになり、そのノー
ドが別の通路上で現在データを受信中でなければ、その
パケット（単或は複）を送信する。しかも、もし搬送波
を検出すると裁定が失なわれ、搬送波が検出される前に
待ったスロットの数のカウントが減じられる。待ったス
ロットの数（法Ｍ）マイナス１は送信したノード、即ち
最後に裁定を勝ちとった（ＬＷ）ノードの番号である。
開始ノードはそのノード番号とＬＷとを比較し、この比
較に基づいてその待ち時間値をセットする。もし番号Ｌ
Ｗが自らのノード番号（Ｎ）よりも小さければ、新らし
い待ち時間値はＮ＋１となり（即ち待ち時間値が小さく
なって優先順位が高くなる）、ＬＷが自らのノード番号
（Ｎ）よりも大きければ新らしい待ち時間値はＮ＋Ｍ＋
１となる（即ち待ち時間値が大きくなって優先順位は低
くなる）。或は、この比較は、Ｎに対するＬＷの相対値
を決定することによってより直接的に行なってもよい。
以上のように、バスに対して相当な要望が存在し、バス
がほぼ連続的に使用されているような飽和或はほぼ飽和
状態における衝突は最低化され、アクセスはラウントロ
ピン基準で行なわれる。即ち、各ノードはその順番を待
つので高位ノード番号の全てのノードは低い優先順位に
移る前に送信することができる。換言すれば、与えられ
た時点にアクセスを望む全てのノードは、何れかのノー
ドが第２の機会を持つ前に、１回はバスにアクセスでき
るのである。同じ優先順位レベル（高いか或は低い）に
ある２つのノードが同時に待っている場合には、低いア
ドレス（即ちノード番号）を持っている方が勝つ。時間
の若干部分でバスが遊休となるような軽負荷状態では、
システムはバスに対して紛争型のアクセスとする。即ち
必要ならば衝突検知及び再試行を行なわせる。
衝突は、バスが遊休であった場合にのみ生じ得るもので
あり、そこで２つのノードはそれらのアドレスが異なる
のと同量だけ異なる時間（スロット数で表わされる）に
亘って争い始める。両者が同時に送信しようとする衝突
が起る。衝突はパケットに害を与え、これは受信機にお
いて計算されたものと一致するようにパケットと共に送
信される誤り補正コード（これは、例えば周期的冗長度
チェック（ＣＲＣ）コードであってよい）の不首尾によ
って検出される。
タイムアウト期間は、あるノードが裁定に勝つことがで
きないような（現在の裁定カウント値では搬送波の不存
在が検出されることがない）情況に対して特定されてい
る。裁定タイマが満期になると送信不履行を指示する応
答をもたらす。タイマ（図示せず）はノードのプロセッ
サ或はインターフェイスの中に設けてよい。
送信が成功するとパケットの受信を確認するために直ち
に受信証が返送される。即ちノードが情報パケットの受
信に成功すると、そのパケットを受信したことを直ちに
通報する。受信の通報は受信証型コードを含む特別なパ
ケットを送信することによって遂行される。受信証パケ
ットの送信には裁定は不要であり、送信搬送波が物理的
チャンネルから消滅すると直ちにこのパケットが送信さ
れる。受信証は、別のノードが沈黙スロットに対する裁
定を求める程搬送波間隙が充分に長くなる前に戻さなけ
ればならない（この場合ノード０が微妙なノードである
）。
以下に添付図面を参照して本発明の詳細な説明するが、
本発明の上記及び他の目的及び長所が更に理解されよう
。
本発明が有用な種類の典型的ネットワークを第１図に示
す。そこでは、ネットワーク１は、バス１２によって相
互に接続された複数のノード２（ａ）〜２（ｎ）から構
成されている。
信頼性を改善するために、全てのノード２（ａ）〜２（
ｎ）が唯一の通路が代りに複数の通路を持つバスによっ
て接続されるような多１ｉ（例えばデュアル）通路バス
を用いることができる。本裁定方式は、あるノードに、
そのノードがデータを送受信できる第２（或は第３、第
４等）のシリアル通路で争う能力を与える。この方式に
よれば、そのノードが裁定が行なわれつつある別の通路
上でデータを受信中であれば、裁定プロセスを制御され
たやり方で続行させることができる。別の通路上で受信
及び受信証通報が完了すると、裁定プロセスが所望通路
上で完了してしまえば、ノードは送信できるようになる
。送信が行なわれる度に、２つの通路の一方が選択され
る。経済性の目的から、各ノードのハードウェアの大部
分は２つの通路間で時分割することができる。これは裁
定プロセスを複数にするので、本説明はデエアル通路、
分割ハードウェアバスが含まれているものと仮定してい
る。
もし単一の通路バスが利用可能であれば、以下に説明す
る実施例が何処で、またどのようにして簡略化できるか
、及びどのように２つ以上の通路に拡張できるかは容易
に理解できよう。
本発明の基本的な裁定システムを第２図に示す。
図示のように、裁定は２つのバス通路、即ちバス通路Ａ
（１２Ａ）及びバス通路Ｂ（１２Ｂ）に対して遂行され
る。各バス通路はそれ自体のラインレシーバ１４Ａ、１
４Ｂ１及び搬送波検出回路１６Ａ、１６Ｂを有している
。デュアル通路受信は、両道路の搬送波検出器１６Ａ、
１６Ｂが何れかの通路に搬送波の初期の存在（即ちオフ
からオンへの遷移）を監視することによって実施される
。
搬送波スイッチ１７は搬送波検出器１６Ａ、１６Ｂに応
答して、受信処理回路２６を初めに搬送波初期存在を呈
した方の通路へ切替える。両道路上で同時に搬送波の存
在が検出された場合には、先行の紛争によって一方の通
路が選ばれるようになる。搬送波スイッチ１７は、パケ
ットヘッダーがデコードされるまで選ばれた通路を監視
し続ける。
受信処理回路２６内の回路はへラダー内の宛先アドレス
をデコードし、搬送波スイッチ１７はそのパケットが自
分のノードに宛てられているものか否かに関してその通
路の監視を続行し、もしそのパケットが別のノード宛で
あればその通路から切離す。搬送波スイッチ１７が受信
処理回路２６をある通路から切離した場合、再び搬送波
の初期存在を探す状態に突入する。搬送波スイッチ１７
は、既に搬送波の存在が確定されている通路に切替える
ことはない。
機運すれば、本裁定プロセスは両道路に関して同一であ
るから、以下の説明ではバスＡに関する裁定プロセスの
みを詳述するが、バスＢは実質的にその鏡像であること
を理解されたい。
また本裁定プロセスを第３図に示すフローチャートに基
づいて説明するから、以下第２図及び第３図を一緒に参
照されたい。
先ず第２図において、特定のノードのための本裁定プロ
セスは制御回路１８が第１の状態５２にある場合から開
始される。この状態においては、送信命令ライン２０が
監視され、ノードが送信を望んでいるか否かの決定がな
される。もし望んでいなければ、送信命令が検出される
までライン２０のステータスの監視が続けられる。一旦
送信命令が検出されると、プロセスは状Ｂ５４に進み、
制御回路１８によって裁定カウンタ２２にＭ＋Ｎ＋１　
　（Ｍは回路網内のノードの最大数、Ｎはそのノードの
番号）に等しいカウント（即ち裁定カウント値、ＡＣＶ
）がロードされる。以下に説明するように、裁定カウン
タ２２はダウンカウンタである。
カウンタ２２内にロードされる裁定値カウントは、ノー
ドが送信できるようになる前に搬送波が存在していない
ことを観測しなければならない連続するスロットの数で
ある。この基本沈黙スロット期間は、受信ノードが状態
を切替えて受信証パケットの送信を開始できるように、
また同じ通路で争そおうとしている別のノードが沈黙ス
ロットの終了前に受信証の送信を確認できるように、充
分に長くなっている。受信証パケットは、制御のための
最初の裁定を受けることなくバス上に送信される唯一の
パケットである。
裁定スロットは、送信クロック期間の倍数であるスロッ
ト期間が終ったことを表わしている基本スロットタイマ
２１のキャリーアウト（Ｃｏ）オーバーフローによって
通知される。
制御回路１８は、次に、送信を行ないたいバスの状態を
チェックする（ライン２４上の通路選択信号の状態によ
って示される）。状態（或は段階）５６では選択された
通路用の搬送波検出器１６Ａ或は１６Ｂがその上に搬送
波が存在していることを指示して別のノードが裁定に勝
ったことを表示していると、制御は段階５８に進み、そ
うでない場合には段階６０に分岐する。
段階５８ではバスの裁定に勝った最終ノードの番号（Ｌ
Ｗ）と、自分のノードの番号（Ｎ）とが比較される。次
で、裁定カウンタ２２に、（ＬＷがＮよりも少なければ
）Ｎ＋１か、或は（ＬＷがＮよりも大きいか或はＮに等
しければ）Ｍ＋Ｎ＋１の何れかの新らしい裁定カウント
値がロードされる（段階６２Ａ或は６２Ｂ）。裁定カウ
ンタ２２への再ロードが終了すると段階５６に戻される
。
要約すれば、あるノードは次のようにして、どのノード
が最終裁定に勝った（ＬＷ）かを決定するのである。裁
定プロセスの初めに、ノードは自らの裁定カウントダウ
ン値の写しを記憶する（例えばノード番号比較手段２５
の中に）。搬送波の検出によって裁定が終った時の裁定
カウンタ２２内の残り値（法Ｍ）は、裁定に勝ったノー
ドのノード番号（ＬＷ）が送信を待っているノードのノ
ード番号よりも高いのか、或は低いのかを示している。
しかし、搬送波の消滅は各ノードの裁定ロジックと同期
するイベントであるので、このことはバスが活動してい
る場合にのみ真であることに注目されたい。
段階６０では裁定カウンタ２２のカウントが１だけ減ら
される。次に段階６４においてカウンタの内容がオーバ
ーフローしたか、即ちＯに達したかどうかが検査される
。カウントがＯであることは裁定に成功した（勝った）
ことを表わしている。
これはＡＮＤゲート２３の出力に表示される。もしカウ
ントが０でなければ、裁定が不成功であり、制御は段階
５６に戻される。
裁定が成功であったものとし、もし両バス１２Ａ及び１
２Ｂから受けた情報を処理するのに共通の受信処理回路
２６を用いていれば（両バス間で時分割）、送信機（即
ち制御回路１８）は次に段階６６において交番バスの一
方上で受信機が多忙であるか否かを検査する。もし多忙
でなければ、段階６８において受信処理回路２６は選択
された送信通路に錠止され、送信が開始される。この送
信は段階７０において監視され、送信が完了すると制御
は裁定プロセスのエントリ点に戻される。
段階６６において受信処理回路が多忙と判定されれば、
段階７２において裁定カウンタ２２にＭがロードされ、
段階５６に戻される。
受信処理回路２６は２次のことの１つが発生した場合多
忙と判断される。即ち、（１１交番通路上で搬送波が検
出され、送信が別のノードに宛てられているものと未だ
に決定されていないか、（２）パケットすなわちメツセ
ージを交番通路上においてそのノードが受信中であるか
、或は（３）パケットの受信を完了し、送信機が受信紙
パケットの送信を遂行中である場合である。
交番バス通路が利用できる場合、時分割受信処理回路２
６は送信中、及び受信紙を受けるか受信紙タイマ（図示
せず）が満期になるまで選択された通路に錠止される。
情報パケットを送信したノードは、その送信が完了する
と直ちに受信紙パケットの受信を企図しなければならな
い。もし受信紙タイムアウト期間内に受信紙が受信され
なければ、送信は失敗したものとみなされる。これは無
返答（ＮＯＲ５Ｐ　）受信紙と呼ばれる。Ｎｏ　　Ｒ３
Ｐ受信証は、宛先ノードがパケットを正しく受信せず、
従ってそのパケットに対して受信紙を与えられないか、
或は受信紙パケットが変形されていた場合に生ずる。最
小裁定タイムアウト時間は、実際の設備毎に決定される
。
Ｎｏ　　ＲＳＰ受信受信、バス雑音（ＣＲＣコード比較
の失敗をもたらす）、複数のノードによる同時送信（即
ち衝突、これはＣＲＣ比較の失敗によって通知される）
、或はあるノードにおいてパケットが送信されたバス通
路上でのそのパケットの受信不能（例えば通路或はイン
ターフェイスハードウェアの故障等による）の結果とし
て生ずる。
パケットを首尾よく受信したことを表わす受信紙には２
つの型がある。第１の型は、受信が成功であったこと、
即ち送信されたパケットが受信ノードのホストコンピュ
ータにおいて利用できることを示す積極的な受信紙（Ａ
ＣＫ）である、第２の型は、パケットは正しく受信され
たがインターフェイスがそれをバッファできなかった（
即ちパケットが放棄された）ことを示す消極的な受（ｇ
証（ＮＡＫ）である。実際のバッファリングは実装毎に
独自のものであるが、パケットを処理できない過剰イン
ターフェイスの概念は全ての実装に適用される。インタ
ーフェイスにおける過剰は、相互接続媒体上の全てのノ
ードに対して利用できる帯域中の量を減少させるので、
その可能性を最小ならしめるべきである。
各受信紙メツセージは、それが宛先のノードから受信さ
れたものであることを確信するために点検される。（こ
の目的に使用されるパケットフォーマットの詳細に関し
てはＷ、ストレフ力等の米国特許出願第３７５９８４号
（弁理士ドケット番号８３−２９８）ｒダイレクト・メ
モリ対メモリ・インターコンビエータ通信方法及び装置
」と参照されたい。） 送信を行なったがＮｏ　　Ｒ３Ｐ或はＮＡＫの何れかで
ある場合には、次のアルゴリズムに従って再送信を行な
わなければならない。即ちＮＯＲ５Ｐの場合には、その
パケットに対して所定数（例えば６４）より少ない連続
Ｎｏ　　Ｒ５Ｐが発生したならば再送信を企図すべきで
ある。ＮＡＫの場合には、そのパケットに対して別の所
定数（例えば１２８）よりも少ないＮＡＫが発生したな
らば（連続である必要はない）再送信を計画すべきであ
る。
パケットが再送信に利用できる場合には「硬貨の表裏を
決定するトス」による決定を行なわなければならない。
もし結果が「真」であれば再送信が計画される。もし「
偽」であれば遅延時間を待ってから決定を反覆する。こ
の遅延時間は最短でもＭスロ・ノド時とすべきである。
通常選択されるスロット時の値は、１６ノードの回路網
に対して１２．８マイクロ秒の最短遅延時間を与える例
えば８００ナノ秒に固定されている。最長時間は制限さ
れていないが、通常はスループットに対する考慮がこの
最長時間を制限する。遅延は一貫させる必要がない。こ
れは一定でないサービス潜在力を持った（ボールドシス
テムにおけるような）ソフトウェア或はファームウェア
制御再試行を考慮に入れたものである。最初の決定は特
別な特性を有している。再送信のための決定の時点に、
もし裁定者の同期が送信後も保たれていれば（即ちバス
上の搬送波の最後の立下りに同期を保っていれば）、裁
定が終り次第送信が行なわれる。しかし、もし同期が失
なわれていれば、再送信決定を行なう前に単一の遅延時
間を待つべきである。これは再送信決定に対する一貫し
た裁定妨害を防ぐことになる。もしインターフェイスが
、再送信しなければならないことを決定するのに常に一
定量の時間を費やすのであれば、別のノードの送信との
衝突（ノード番号の差×スロット−再送信決定時間であ
るから）が定常的に発生することになる。無作為に選択
しても成功／失敗は同じ確率になる。擬態作為ならば最
小１６ビツトの発生器を用いれば満足できる。
本方式は行き詰りを打破するために計画されたものであ
る。再試行限界の選択は、次の基準に合致するようにシ
ミュレーションから計算されたものである。即ち、正し
く機能しているシステムにおける失敗（過剰に起因する
）は、重負荷集群（即ち、回路網）において典型的に遭
遇する要因では、年に１回以上生じ得ないということで
ある。
再送信に失敗した通路↓よその失敗したパケットのため
に再試行する必要はない。そうではなく、配列更新ポー
リング（ｐｏｌ　ｌｉｎｇ）のためにどのような周波数
を用いていようともそれを再試行することが適切なので
ある。
以上の説明は本発明の特定の実施例に限定しているが、
本発明は種々の基本構造を有するデータ処理システム、
或は異なる時間間隔回路或は設計を用いるシステムにお
いて実現可能であり、しかも本発明の前記目的及び長所
の若干或は全てを達成することができる。従って、特許
請求の範囲の目的は、本発明の思想及び範囲内で実現さ
れるこれらの全ての変化、変形及び明白な改良をカバー
しようとするものである。
【図面の簡単な説明】
第１図は本発明が使用できる典型的なネットワークのブ
ロックダイアグラム、第２図は本発明によるバス裁定を
遂行するための装置のブロックダイアグラム、そして第
３図は裁定プロセスを示すフローチャートである。 １２・・・・・・バスｉｌ路、１４・・・・・・ライン
レシーバ、１６・・・・・・搬送波検出回路、 １７・・・・・・搬送波スイッチ、１８・・・・・・制
御回路、２０・・・・・・送信命令ライン、 ２１・・・・・・基本スロットタイマ、２２・・・・・
・裁定カウンタ、２３・・・・・・ＡＮＤゲート、２４
・・・・・・通路選択ライン、 ２５・・・・・・ノード番号比較手段、２６・・・・・
・受信処理回路。

Claims (1)

  1. 【特許請求の範囲】 （１）共通の接続バスにより相互接続され、そしてその
    バスへのアクセスを求める複数のノードの中でどのノー
    ドがそのバスへのアクセスを得るかを決定する方法にお
    いて、 （イ）低い優先レンジ内であり得る低い優先値と高い優
    先レンジ内であり得る高い優先値との２つのユニークな
    あり得る優先値をノード毎にそのノードと関連させ（所
    与のノード以外の他のノードのあり得る低い優先値に対
    する所与のノードのあり得る低い優先値の相対優先は、
    他のノードのあり得る高い優先値に対するその所与のノ
    ードのあり得る高い優先値の相対優先と同じであるよう
    にあり得る優先値を割当てゝいる）； （ロ）アクセスを求めての所与の前の主張においてバス
    へのアクセスを許されたノード（「前の勝つたノード」
    ）の少なくとも１つのあり得る優先値に従って各ノード
    へそれのあり得る優先値のうちの１つを与え、（各ノー
    ドのあり得る優先は、高いあり得る優先値を割当てられ
    ている前の勝つたノードのあり得る優先よりも低い、そ
    して各ノードのあり得る優先は、低い優先値を割当てら
    れている前の勝つたノードのあり得る優先と同じか又は
    それよりも高い）；そして （ハ）バスへのアクセスを主張しているノードの中で最
    高優先値を割当てられたノードへバスヘのアクセスを許
    す 諸段階を備えた方法。 ２）ビット・シリアルバスを介して複数のコンピュータ
    ノードを相互接続するための回路網において、これらの
    ノードによるバスへのアクセスを制御するための方法に
    おいて； イ、各ノードがバス上に送信の開始を許可されの前にバ
    スを不活動にさせなければならない所定の長さの時間ス
    ロットの数である裁定カウント値（ＡＣＶ）を各ノード
    に割当て、 ロ、各ノードをノード番号によって識別し、ハ、あるノ
    ードが送信を望んでいる場合、その裁定カウント値を第
    １の相対的に高い値にイニシャライズし、そして ニ、送信を望んでいる各ノードに、バスを不活動ならし
    める時間スロットの数をカウントさせつつ他のノードの
    送信搬送波の有無に関してバスを監視させ、また ｉ　複数の時間スロットのカウントの満期がそのノード
    のＡＣＶに等しくなる前に別の ノードの搬送波を検出した場合には、 （イ）搬送波が検出されたノードのノード番号（ＬＷ）
    が、送信を望んでいるノード のノード番号Ｎよりも大きいか或は小さ いかを決定し、 （ロ）もしＬＷがＮよりも小さければ、送信を望んでい
    るノードのＡＣＶを相対的に 低い値に設定し、 （ハ）もしＬＷがＮよりも大きいか或はＮに等しければ
    、送信を望んでいるノードの ＡＣＶを相対的に高い値に設定し、そし て （ニ）この段階二の初めに戻し、そして ｉｉ　別のノードの搬送波を検出することなく複数の時
    間スロットをそのノードのＡＣＶ に等しくなるまでカウントした場合には、 送信を望んでいるノードに送信を許可する、諸段階から
    なっていることを特徴とする方法。 （３）相対的に低いＡＣＶの値がＮ＋１であることを特
    徴とする特許請求の範囲２に記載の方法。 （４）相対的に高いＡＣＶの値が、Ｍの回路網内の最大
    ノード数として、Ｎ＋Ｍ＋１であることを特徴とする特
    許請求の範囲２或は４に記載の方法。 （５）多重バス通路及びこれら上で通信するための分割
    式受信機ハードウェアの使用に適応させるために、別の
    ノードの搬送波を検出することなく送信を望んでいるノ
    ードがそのＡＣＶに等しい複数の時間スロットをカウン
    トし終った時に、分割されている受信機ハードウェアが
    別のバス通路と係合していない場合にだけこのノードに
    送信を許可し、そして 分割されている受信機ハードウェアが係合している場合
    には、そのＡＣＶを回路網内の最大ノード数に等しく設
    定する、 ようにしたことを特徴とする特許請求の範囲２に記載の
    方法。
JP61242870A 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法 Pending JPS62229354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US375983 1982-05-07
US06375983 US4560985B1 (en) 1982-05-07 1982-05-07 Dual-count, round-robin ditributed arbitration technique for serial buses

Publications (1)

Publication Number Publication Date
JPS62229354A true JPS62229354A (ja) 1987-10-08

Family

ID=23483198

Family Applications (2)

Application Number Title Priority Date Filing Date
JP58079197A Granted JPS5941079A (ja) 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント，ラウンドロビン分布裁定技術
JP61242870A Pending JPS62229354A (ja) 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP58079197A Granted JPS5941079A (ja) 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント，ラウンドロビン分布裁定技術

Country Status (6)

Country Link
US (1) US4560985B1 (ja)
EP (1) EP0094180B1 (ja)
JP (2) JPS5941079A (ja)
AU (1) AU567291B2 (ja)
CA (1) CA1198522A (ja)
DE (1) DE3377965D1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
AU568490B2 (en) * 1982-05-07 1988-01-07 Digital Equipment Corporation Memory-to-memory intercomputer communication
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
FR2558667B1 (fr) * 1984-01-19 1987-03-20 Minisystemes Procede de transmission de donnees numeriques, reseau et module mettant en oeuvre le procede
US4630265A (en) * 1984-09-26 1986-12-16 General Electric Company Method and apparatus for selecting for use between data buses in a redundant bus communication system
US4910658A (en) * 1985-09-04 1990-03-20 Eaton Leonard Technologies, Inc. Real time process controller with serial I/O bus
US4663620A (en) * 1985-09-05 1987-05-05 International Business Machines Corporation Modified crossbar switch operation with fixed priority conflict resolution and apparatus for performing same
JPS6276341A (ja) * 1985-09-27 1987-04-08 Toshiba Corp 通信方法および装置
WO1988008575A1 (en) * 1987-05-01 1988-11-03 Digital Equipment Corporation Interrupting node for providing interrupt requests to a pended bus
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US4980854A (en) * 1987-05-01 1990-12-25 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4953072A (en) * 1987-05-01 1990-08-28 Digital Equipment Corporation Node for servicing interrupt request messages on a pended bus
KR910007643B1 (ko) * 1987-05-01 1991-09-28 디지탈 이큅먼트 코오포레이숀 펜디드 버스를 이용하는 인터럽트를 제공하기 위한 장치 및 방법
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5034883A (en) * 1987-05-01 1991-07-23 Digital Equipment Corporation Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
JPH06101732B2 (ja) * 1987-11-30 1994-12-12 三菱電機株式会社 通信制御方式
NL8802884A (nl) * 1988-11-22 1990-06-18 Philips Nv Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk.
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
US5167019A (en) 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5193151A (en) 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5072363A (en) * 1989-12-22 1991-12-10 Harris Corporation Multimode resource arbiter providing round robin arbitration or a modified priority arbitration
US5247671A (en) * 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
US5175537A (en) * 1990-03-29 1992-12-29 Micro Technology, Inc. Method and apparatus for scheduling access to a CSMA communication medium
AU7453491A (en) * 1990-03-29 1991-10-21 Sf2 Corporation Method and apparatus for scheduling access to a csma communication medium
US5230044A (en) * 1990-07-02 1993-07-20 Digital Equipment Corporation Arbitration apparatus for shared bus
CA2045087A1 (en) * 1990-07-02 1992-01-03 Nii Quaynor Shared arbitration apparatus suitable for deaf node
US5239630A (en) * 1990-07-02 1993-08-24 Digital Equipment Corporation Shared bus arbitration apparatus having a deaf node
US5276877A (en) * 1990-10-17 1994-01-04 Friedrich Karl S Dynamic computer system performance modeling interface
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5249183A (en) * 1991-03-14 1993-09-28 Level One Communications, Inc. Interfacing unit for local area networks
GB2254982B (en) * 1991-04-19 1995-06-14 British Aerospace Data networks
JPH04369755A (ja) * 1991-06-18 1992-12-22 Japan Radio Co Ltd データ伝送装置
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
GB2262862B (en) * 1991-12-23 1996-05-22 Motorola Israel Ltd Method and apparatus for contending for access to a communication channel
CA2091093C (en) * 1992-03-06 1999-07-06 Peter C. Di Giulio Event driven communication network
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5351241A (en) * 1992-12-24 1994-09-27 Intel Corporation Twisted pair ethernet hub for a star local area network
DE69433098T2 (de) * 1993-02-15 2004-03-25 Honda Giken Kogyo K.K. Vorrichtung zur Übertragung von Daten
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
CN1037480C (zh) * 1993-06-23 1998-02-18 摩托罗拉公司 争用通信信道的方法和装置
US5604487A (en) * 1993-07-30 1997-02-18 Lockheed Martin Tactical Systems, Inc. Apparatus and method for user-selective data communication with verification
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
JP2644185B2 (ja) * 1994-06-27 1997-08-25 甲府日本電気株式会社 データ処理装置
US5751974A (en) * 1994-07-21 1998-05-12 Motorola, Inc. Contention resolution for a shared access bus
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
GB2293943B (en) * 1994-10-04 1998-06-17 Motorola Israel Ltd Communications system with priority scheme for reduced access delay
US5793993A (en) * 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5608341A (en) * 1995-05-09 1997-03-04 Level One Communications, Inc. Electrical circuit for setting internal chip functions without dedicated configuration pins
US5926504A (en) * 1995-06-05 1999-07-20 Level One Communications, Inc. Electrical circuit for selectively connecting a repeater to a DTE port
US5852600A (en) * 1995-06-07 1998-12-22 Mci Communications Corporation System and method for resolving substantially simultaneous bi-directional requests of spare capacity
US5802057A (en) * 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
US5875338A (en) * 1995-12-14 1999-02-23 International Business Machines Corporation Method and apparatus for arbitrating resource requests utilizing independent tokens for arbiter cell selection
US5898694A (en) * 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US6070193A (en) * 1997-11-26 2000-05-30 International Business Machines Corp. Apparatus and method for ordered transmission on networks
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
US6298067B1 (en) * 1998-05-01 2001-10-02 3 Com Corporation Distributed arbitration scheme for network device
US6724772B1 (en) * 1998-09-04 2004-04-20 Advanced Micro Devices, Inc. System-on-a-chip with variable bandwidth
US7606257B2 (en) * 2004-01-15 2009-10-20 Atheros Communications, Inc. Apparatus and method for transmission collision avoidance
GB2437589B (en) * 2006-02-14 2009-12-16 Furuno Electric Co Navigational aid and carrier sense technique
JP4766160B2 (ja) * 2009-07-29 2011-09-07 株式会社デンソー 通信システムおよび通信ノード
US9149188B2 (en) * 2010-07-01 2015-10-06 Shenzhen Mindray Bio-Medical Electronics Co. Ltd. Systems and methods for synchronizing data received from multiple sensor modules in a patient monitor system
CN104333499B (zh) * 2014-10-23 2017-09-15 南京国电南自软件工程有限公司 基于m‑lvds的装置背板高速总线链路层通信协议
CN115589398A (zh) * 2022-09-21 2023-01-10 超聚变数字技术有限公司 I2c地址分配方法及计算设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941079A (ja) * 1982-05-07 1984-03-07 デイジタル・イクイプメント・コ−ポレ−シヨン シリアルバスのためのデユアルカウント，ラウンドロビン分布裁定技術

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1314180A (en) * 1969-11-21 1973-04-18 Plessey Telecommunications Res Electrical data transmission systems
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
US4385382A (en) * 1980-09-29 1983-05-24 Honeywell Information Systems Inc. Communication multiplexer having a variable priority scheme using a read only memory
US4395710A (en) * 1980-11-26 1983-07-26 Westinghouse Electric Corp. Bus access circuit for high speed digital data communication
US4494113A (en) * 1981-03-13 1985-01-15 Hitachi, Ltd. Method and apparatus for self-control in distributed priority collision
US4466096A (en) * 1982-03-11 1984-08-14 International Business Machines Corporation Apparatus and method for providing transmitter hierarchy control for efficient channel management

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941079A (ja) * 1982-05-07 1984-03-07 デイジタル・イクイプメント・コ−ポレ−シヨン シリアルバスのためのデユアルカウント，ラウンドロビン分布裁定技術

Also Published As

Publication number Publication date
DE3377965D1 (en) 1988-10-13
CA1198522A (en) 1985-12-24
AU567291B2 (en) 1987-11-19
JPS635789B2 (ja) 1988-02-05
AU1369683A (en) 1983-11-10
EP0094180A2 (en) 1983-11-16
US4560985B1 (en) 1994-04-12
EP0094180B1 (en) 1988-09-07
US4560985A (en) 1985-12-24
EP0094180A3 (en) 1985-05-08
JPS5941079A (ja) 1984-03-07

Similar Documents

Publication Publication Date Title
JPS62229354A (ja) バスへのノ−ドのアクセスを決定する方法
JP3767904B2 (ja) 高効率なポーリング手順によるデータ通信
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
EP1094395B1 (en) Method and apparatus for arbitrating on an acyclic directed graph
US5754799A (en) System and method for bus contention resolution
EP1146431A2 (en) Method for tranforming an arbitrary topology collection of nodes into an acyclic directed graph
JPH0799513B2 (ja) デ−タバスにおけるデ−タ調停及び衝突検知方法
WO1983001359A1 (en) A local area contention network data communication system
JPH0411057B2 (ja)
JPH07134690A (ja) マルチマスタシリアルバスシステム
EP0081821A1 (en) System of local area contention networks
US5230044A (en) Arbitration apparatus for shared bus
US5768543A (en) Slot-token protocol
JPH0652900B2 (ja) マルチマスター通信バス
US20010019579A1 (en) Infinitely expandable ethernet network repeater unit
JPS61222345A (ja) 優先順位付きの通信システムおよび通信方法
JPH0564384B2 (ja)
JPS59189748A (ja) デ−タパケツトの伝送方式
WO1991009366A1 (en) Method and apparatus for dispersed end-entity flow control in computer networks
JP3154626B2 (ja) シリアル伝送装置
JPH06110831A (ja) データ転送装置
JPH08125670A (ja) バス競合制御方式
AU636042B2 (en) Shared arbitration apparatus suitable for deaf node
JP2698687B2 (ja) ローカル・エリア・ネットワーク・インタフェース機構
JPH0120819B2 (ja)