JPS635789B2 - - Google Patents

Info

Publication number
JPS635789B2
JPS635789B2 JP58079197A JP7919783A JPS635789B2 JP S635789 B2 JPS635789 B2 JP S635789B2 JP 58079197 A JP58079197 A JP 58079197A JP 7919783 A JP7919783 A JP 7919783A JP S635789 B2 JPS635789 B2 JP S635789B2
Authority
JP
Japan
Prior art keywords
node
arbitration
bus
acv
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58079197A
Other languages
English (en)
Other versions
JPS5941079A (ja
Inventor
Dei Sutoretsukaa Uiriamu
Ii Bajinsukii Jon
Somupuson Deiuitsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS5941079A publication Critical patent/JPS5941079A/ja
Publication of JPS635789B2 publication Critical patent/JPS635789B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40143Bus networks involving priority mechanisms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明は、一般的にはデイジタルデータ処理シ
ステムの分野に係るものである。特定的には、本
発明はこのようなシステム内、回路網内の各種ユ
ニツトの相互接続、及びこれらのユニツトの間の
情報転送の制御に係るものである。更に精密に言
えば、本発明は回路網内のユニツトが紛争裁定型
シリアルバスによつて相互接続されているような
デイジタルデータ処理回路網と、バスに接続され
ている各種ユニツト或はデバイスによつてバスへ
のアクセスを制御することに係るものである。
デイジタルデータ処理システムは、少なくと
も、メモリ要素、入力・出力要素及びプロセツサ
要素からなつており、またそれらの何れか或は全
てを複数含んでいてよい。メモリ要素は情報をア
ドレス可能な記憶位置に記憶する。この情報は命
令及び返答を含むデータを処理するためのデータ
及び指令を含んでいる。プロセツサ要素はメモリ
要素へ及びメモリ要素から情報を転送し、到来情
報をデータ或は命令の何れかとして解続し、そし
てこれらの命令に従つてデータを処理する。入
力・出力要素もメモリ要素(単・複)と通信して
入力データをシステムへ及びシステムから転送
し、システムからデータを得て処理する。
多年に亘つて多くの異なる型のデイジタルデー
タ処理システムが開発されて来た。近年になつ
て、開発の中に、異なる位置に配置されることが
多い多数のメモリ要素、入力・出力要素及びプロ
セツサ要素が互に通信できるようなコンピユータ
回路網が含まれるようになつた。利用可能な種々
の情報転送方式の型に一般的に要求されること
は、各種要素を相互接続している分割通信資源
(即ちチヤンネル或はバス)の使用である。通信
資源をこのように分割すると、通信資源へのアク
セスを制御するための手順によつては回路網の効
率及び利用が大きく影響を受けることになる。転
送が行なわれていない間の待時間及びオーバーヘ
ツド動作に費やされる他の時間は動作効率を低下
させるものである。
一般に、通信バスを介する2つのユニツト間の
伝送は、1つ以上のユニツトがこのような接続を
生じさせる能力を有しているために、2つの段階
を必要とする。第1段階はある程度限定されてい
る間隔の間開始ユニツトにバスの制御を得るよう
にするためのものである。一旦この選択段階が完
了すると、選択された開始ユニツトによつて制御
される転送を完了させるために第2(即ち転送)
段階が用いられる。
バスの制御を得るには、バスにアクセスを望ん
でいる他のユニツトとどちらが選ばれるのかを争
い、裁定を受けそして決定する必要がある。裁定
には2つの主な一般的アプローチがある。これら
は中央裁定と分布裁定である。中央裁定では、単
一の中央優先順位回路が全てのバスアクセス要求
を受け、与えられた時点においてどの要求ユニツ
トに最優先順位を与えてバスの使用を許容するの
かを決定する。一旦ユニツトが選択されると、そ
のユニツトはバスを制御して転送を行なうことが
許される。これに対して、分布裁定では、バスに
接続されている各ユニツトには特定の優先順位が
割当てられており、各ユニツトはバスを制御する
ことを望む時にバスの制御を得るのに充分な優先
順位を有しているか否かを個々に決定する。もし
優先順位の高いユニツトが同時にバスアクセスを
得ようと努めていれば、優先順位の低いデバイス
はそれが最高の優先順位要求者となる後刻まで待
たなければならない。
米国特許4229791号(1980年10月21日付)「デー
タ処理システム用分布裁定回路」に記載されてい
るこのような一方式によれば、例えばバスには裁
定導体を設けてある。各ユニツトは情報交換を行
なおうとしているのであるから、この導体に要求
信号を送信している筈で、ユニツトはその要求レ
ベルと他の全ての要求とを比較し、高い優先順位
レベルの要求が存在していなければそのバスの制
御を許可する。
しかし、バスが単一のビツト・シリアルライン
からなつている場合には、別個の裁定導体がない
のであるから、上記システムは作動できない。こ
れらのシステムに採用されて来た1つのアプロー
チは衝突検出を伴なう搬送波検知多重アクセス
(CSMA/CD)と呼ばれるものである。
CSMA/CD回路網では、回路網に接続されてい
る各デバイス即ちユニツトは、バス(一般的には
同軸ケーブルである)への自らのアクセスを制御
する。バスを使用する各デバイスは、チヤンネル
上へ信号を送信する装置並びに別のデバイスのイ
ンターフエイスによつてチヤンネル上に印加され
た信号を受信する装置を含むインターフエイスを
介してケーブルに接続される。各インターフエイ
スは、チヤンネルを監視して2つのデバイスが同
時に送信中であればそれを指示する回路を含んで
いる。送信中のデバイスが、別のデバイスが同時
に送信していることを検出すると、2つのデバイ
スは送信を停止し、それらの関連情報源(送信す
べき情報を供給中である)に対して送信を停止す
ることを通知する。両デバイスは、チヤンネルが
クリアになつてから送信を再び試みる。
チヤンネルの使用(即ち送信)を望む各デバイ
スは、先ず他の何れかのユニツトが送信中ではな
いかを「聴守」する。もし他の送信が検出されな
ければ、ステーシヨン(即ちユニツト)はその送
信を開始し、同時にチヤンネルの「聴守」も開始
する。もし別のステーシヨンが同時に送信を開始
したことを検出すれば、両ステーシヨンは衝突を
検出するので、前述のように送信を停止する。衝
突が繰返されるのを避けるために、各ステーシヨ
ンは暫時待機し、再び試みる。再送信の前の間隔
を制御するために、各ユニツトに独特の或は適当
な無作為遅延を割当てる種々のアプローチが知ら
れている。このようなシステムは、例えば1977年
12月13日付米国特許4063220号に示されている。
(因みに、CSMA/CD回路網に関係して米国で
本願と同時出願されたものの一連番号と各称を列
挙しておく。
米国特許出願267394号「搬送波検知多重アクセ
ス/衝突検出を用いたローカル回路網用送受信
機」。
米国特許出願292003号「搬送波検知多重アクセ
ス/衝突検出を用いたローカル回路網用送受信機
における衝突検出回路の試験装置」。
米国特許出願292004号「搬送波検知多重アクセ
ス/衝突検出を用いたローカルデータ回路網用送
受信機のための信頼性向上方法」 米国特許出願292005号「ローカルデータ回路網
用送受信機のための電流源送信機出力段」 米国特許出願292006号「電流及び参照電圧の精
密設定方法」)。
若干異なるシステムがミネソタ州のネツトワー
ク・システムズ・コーポレーシヨンによつて開発
され、また1980年にプレンテイス・ホール・イン
コーポレーテツドから出版されたC.ワイツマンの
論文「分配されたマイクロ/ミニコンピユータシ
ステム:構造、実施及び応用」§4.3 180〜183ペ
ージに記載されている。このシステムでは、送信
を指示された時、アダプタ(即ち同軸ケーブルへ
のインターフエイス)はチヤンネルの使用を廻つ
て争う。これらのメカニズムは紛争手順内で用い
られる。第1のメカニズムは搬送波検知である。
即ち、もし同軸ケーブルが多忙であれば(即ち信
号が検出されると)、ユニツトは送信を開始しな
い。第2のメカニズムは、同軸ケーブルが利用可
能であることを検出した後に、固定された時間だ
け送信を遅らせることを含んでいる。各インター
フエイスは、「ケーブルが多忙ではない」状態を
検知した時点から遅延時間が経過するまで送信を
阻止するハードウエア遅延要素を含んでいる。こ
れにより、受信機は再びバスを廻つて争うことな
くメツセージの終端の送信に迅速に応答する時間
が得られ、またケーブルにアクセスしているアダ
プタは一連の送信を行なうのにケーブルを使用し
続けることができる。この固定された遅延は、ケ
ーブル長の30cm(1フイート)当り4ナノ秒であ
り、従つて300m(1000フイート)のバスでは8
マイクロ秒となる(送信の後端が全長を走行し、
応答の先端も全長を走行できるようにするために
必要であるから)。第3のメカニズムは各アダプ
タに送信優先順位を割当てる。バスが多忙ではな
くなり、そして固定遅延時間が経過した後に、各
アダプタはタイムパルスを発生し、この時にバス
上に送信しまたその使用のためにバスを捕捉する
ことができるようになる。固定遅延時間の終了の
後にバスインターフエイスがタイムパルスを発生
して送信開始が可能となる時間を「n遅延」と呼
ぶ。アダプタ0に対してはn遅延は0である。他
の全てのアダプタに対するn遅延は次の式によつ
て与えられる。
n遅延=(n−1遅延)+(4ナノ秒)(ノード
n−1とノードnとの間の距離(フイー
ト)) もしバスが多忙でなく2つの遅延間隔が経過し
たものとすれば、アダプタは直ちに送信を開始で
きる。2つのアダプタによるほぼ同時の送信によ
つて衝突が発生しても再試行中に解決され、高い
優先順位を有するアダプタがアクセスを得ること
になる。
各アダプタに対する優先順位はネツトワーク・
システムズ・コーポレーシヨンのアプローチでは
予め指定されているから、1つ或はそれ以上のノ
ードは、他のノードに損害を与えながら意義深い
優位を占めることができる。実際、あるノードが
どれだけ長く開放を待たなければならないのか
は、決定論的ではなく蓋然的でしか過ぎない。こ
れらは相当な欠陥である。
従つて、本発明の目的は、バスに接続されてい
る各ノード即ちユニツトがバスアクセスを得るの
にほぼ等しい平均優先順位を持つようにした大き
い公平さを呈する分布裁定メカニズムを提供する
ことである。
本発明の別の目的は、効率的で且つ再試行を最
小に保つ裁定メカニズムを提供することである。
本発明の別の目的は、信頼性の高い裁定メカニ
ズムを提供することである。
本発明の別の目的は、単なる統計的挙動ではな
く、決定論的挙動を呈する裁定メカニズムを提供
することである。
本発明の更に別の目的は、あるノードに、その
ノードが交互に通信できる2つ或はそれ以上のバ
スチヤンネルと争うことができるようにする裁定
メカニズムを提供することである。
本発明の別の目的は、1つ或はそれ以上の上記
目的を満足させ、実施が比較的簡単な裁定メカニ
ズムを提供することである。
上記目的を達成するために、本発明はデユア
ル・カウント、ラウンドロビン技術と呼ぶスロツ
ト型CSMA/CDシステムを提供する。各ノード
毎に2つの遅延時間確率を与え、各ノードのため
の遅延選択は、全てのノードにバスアクセスのた
めに等しい平均優先順位が与えられるように、ラ
ウンドロビン式に時々刻刻スイツチされる。
ここに用いている「ノード」とは、バスを通し
て通信するデバイスのことであり、最小限プロセ
ツサ又はメモリ及びバスインターフエイスを含ん
でいる。同じような効果を呈するものに対して用
いられる語に「デバイス」及び「ユニツト」があ
る。
本技術は、他のノード(他の任意の物理的位置
にある)が送信中であるのをあるノードが検知す
るための最大時間であるスロツト、即ち時間間隔
に基づいている。
送信を望んでいるノード(以下に「開始ノー
ド」と呼ぶ)はバス(或はもし2つのバスが利用
可能であれば選択された方のバス)を検査して搬
送波が存在しているか否かを(即ち別のノードが
送信中であるか否かを)決定する。バスが遊休と
なる(即ち搬送波存在状態から搬送波非存在状態
への変化が観測される)と、直ちに開始ノードは
独特な数の「沈黙」スロツトを待ち始める。この
数はそのノードのアドレスNに基づいている。待
たれたスロツトの数は2つの値の一方、即ちN+
1或はM+N+1(ここにMはバスに接続可能な
ノードの最大数である)を有している。この値の
選択は歴史の関数であり、即ち、他のノードによ
る先行送信に依存している。初めは、待ち期間は
N+M+1スロツトである。もし別のノードの搬
送波が検出されることなく待ち期間が経過すれば
関始ノードが裁定に勝つたことになり、そのノー
ドが別の通路上で現在データを受信中でなけれ
ば、そのパケツト(単或は複)を送信する。しか
も、もし搬送波を検出すると裁定が失なわれ、搬
送波が検出される前に待つたスロツトの数のカウ
ントが減じられる。待つたスロツトの数(法M)
マイナス1は送信したノード、即ち最後に裁定を
勝ちとつた(LW)ノードの番号である。開始ノ
ードはそのノード番号とLWとを比較し、この比
較に基づいてその待ち時間値をセツトする。もし
番号LWが自らのノード番号(N)よりも小さけ
れば、新らしい待ち時間値はN+1となり(即ち
待ち時間値が小さくなつて優先順位が高くなる)、
LWが自らのノード番号(N)よりも大きければ
新らしい待ち時間値はN+M+1となる(即ち待
ち時間値が大きくなつて優先順位は低くなる)。
或は、この比較は、Nに対するLWの相対値を決
定することによつてより直接的に行なつてもよ
い。
以上のように、バスに対して相当な要望が存在
し、バスがほぼ連続的に使用されているような飽
和或はほぼ飽和状態における衝突は最低化され、
アクセスはラウンドロビン基準で行なわれる。即
ち、各ノードはその順番を待つので高位ノード番
号の全てのノードは低い優先順位に移る前に送信
することができる。換言すれば、与えられた時点
にアクセスを望む全てのノードは、何れかのノー
ドが第2の機会を持つ前に、1回はバスにアクセ
スできるのである。同じ優先順位レベル(高いか
或は低い)にある2つのノードが同時に待つてい
る場合には、低いアドレス(即ちノード番号)を
待つている方が勝つ。時間の若干部分でバスが遊
休となるような軽負荷状態では、システムはバス
に対して紛争型のアクセスとする。即ち必要なら
ば衝突検知及び再試行を行なわせる。
衝突は、バスが遊休であつた場合にのみ生じ得
るものであり、そこで2つのノードはそれらのア
ドレスが異なるのと同量だけ異なる時間(スロツ
ト数で表わされる)に亘つて争い始める。両者が
同時に送信しようとする衝突が起る。衝突はパケ
ツトに害を与え、これは受信機において計算され
たものと一致するようにパケツトと共に送信され
る誤り補正コード(これは、例えば周期的冗長度
チエツク(CRC)コードであつてよい)の不首
尾によつて検出される。
タイムアウト期間は、あるノードが裁定に勝つ
ことができないような(現在の裁定カウント値で
は搬送波の不存在が検出されることがない)情況
に対して特定されている。裁定タイマが満期にな
ると送信不覆行を指示する応答をもたらす。タイ
マ(図示せず)はノードのプロセツサ或はインタ
ーフエイスの中に設けてよい。
送信が成功するとパケツトの受信を確認するた
めに直ちに受信証が返送される。即ちノードが情
報パケツトの受信に成功すると、そのパケツトを
受信したことを直ちに通報する。受信の通報は受
信証型コードを含む特別なパケツトを送信するこ
とによつて遂行される。受信証パケツトの送信に
は裁定は不要であり、送信搬送波が物理的チヤン
ネルから消滅すると直ちにこのパケツトが送信さ
れる。受信証は、別のノードが沈黙スロツトに対
する裁定を求める程搬送波間隙が充分に長くなる
前に戻さなければならない(この場合ノード0が
微妙なノードである)。
以下に添附図面を参照して本発明の実施例を説
明するが、本発明の上記及び他の目的及び長所が
更に理解されよう。
本発明が有用な種類の典型的ネットワークを第
1図に示す。そこでは、ネツトワーク1は、バス
12によつて相互に接続された複数のノード2a
〜2nから構成されている。
信頼性を改善するために、全てのノード2a〜
2nが唯一の通路が代りに複数の通路を持つバス
によつて接続されるような多重(例えばデユア
ル)通路バスを用いることができる。本裁定方式
は、あるノードに、そのノードがデータを送受信
できる第2(或は第3、第4等)のシリアル通路
で争う能力を与える。この方式によれば、そのノ
ードが裁定が行なわれつつある別の通路上でデー
タを受信中であれば、裁定プロセスを制御された
やり方で続行させることができる。別の通路上で
受信及び受信証通報が完了すると、裁定プロセス
が所望通路上で完了してしまえば、ノードは送信
できるよになる。送信が行なわれる度に、2つの
通路の一方が選択される。経済性の目的から、各
ノードのハードウエアの大部分は2つの通路間で
時分割することができる。これは裁定プロセスを
複数にするので、本説明はデユアル通路、分割ハ
ードウエアバスが含まれているものと仮定してい
る。もし単一の通路バスが利用可能であれば、以
下に説明する実施例が何処で、またどのようにし
て簡略化できるか、及びどのように2つ以上の通
路に拡張できるかは容易に理解できよう。
本発明の基本的な裁定システムを第2図に示
す。図示のように、裁定は2つのバス通路、即ち
バス通路A,12A及びバス通路B,12Bに対
して遂行される。各バス通路はそれ自体のライン
レシーバ14A,14B、及び搬送波検出回路1
6A,16Bを有している。デユアル通路受信
は、両通路の搬送波検出器16A,16Bが何れ
かの通路に搬送波の初期の存在(即ちオフからオ
ンへの遷移)を監視することによつて実施され
る。搬送波スイツチ17は搬送波検出器16A,
16Bに応答して、受信処理回路26を初めに搬
送波初期存在を呈した方の通路へ切替える。両通
路上で同時に搬送波の存在が検出された場合に
は、先行の紛争によつて一方の通路が選ばれるよ
うになる。搬送波スイツチ17は、パケツトヘツ
ダーがデコードされるまで選ばれた通路を監視し
続ける。受信処理回路26内の回路はヘツダー内
の宛先アドレスをデコードし、搬送波スイツチ1
7はそのパケツトが自分のノードに宛てられてい
るものか否かに関してその通路の監視を続行し、
もしそのパケツトが別のノード宛であればその通
路から切離す。搬送波スイツチ17が受信処理回
路26をある通路から切離した場合、再び搬送波
の初期存在を探す状態に突入する。搬送波スイツ
チ17は、既に搬送波の存在が確定されている通
路に切替えることはない。
概述すれば、本裁定プロセスは両通路に関して
同一であるから、以下の説明ではバスAに関する
裁定プロセスのみを詳述するが、バスBは実質的
にその鏡像であることを理解されたい。
また本裁定プロセスを第3図に示すフローチヤ
ートに基づいて説明するから、以下第2図及び第
3図を一緒に参照されたい。
先ず第2図において、特定のノードのための本
裁定プロセスは制御回路18が第1の状態52に
ある場合から開始される。この状態においては、
送信命令ライン20が監視され、ノードが送信を
望んでいるか否かの決定がなされる。もし望んで
いなければ、送信命令が検出されるまでライン2
0のステータスの監視が続けられる。一旦送信命
令が検出されると、プロセスは状態54に進み、
制御回路18によつて裁定カウンタ22にM+N
+1(Mは回路網内のノードの最大数、Nはその
ノードの番号)に等しいカウント(即ち裁定カウ
ント値、ACV)がロードされる。以下に説明す
るように、裁定カウンタ22はダウンカウンタで
ある。
カウンタ22内にロードされる裁定値カウント
は、ノードが送信できるようになる前に搬送波が
存在していないことを観測しなければならない連
続するスロツトの数である。この基本沈黙スロツ
ト期間は、受信ノードが状態を切替えて受信証パ
ケツトの送信を開始できるように、また同じ通路
で争そおうとしている別のノードが沈黙スロツト
の終了前に受信証の送受を確認できるように、充
分に長くなつている。受信証パケツトは、制御の
ための最初の裁定を受けることなくバス上に送信
される唯一のパケツトである。
裁定スロツトは、送信クロツク期間の倍数であ
るスロツト期間が終つたこと表わしている基本ス
ロツトタイマ21のキヤリーアウト(CO)オー
バーフローによつて通知される。
制御回路18は、次に、送信を行ないたいバス
の状態をチエツクする(ライン24上の通路選択
信号の状態によつて示される)。状態(或は段階)
56では選択された通路用の搬送波検出器16A
或は16Bがその上に搬送波が存在していること
を指示して別のノードが裁定に勝つたことを表示
していると、制御は段階58に進み、そうでない
場合には段階60に分岐する。
段階58ではバスの裁定に勝つた最終ノードの
番号(LW)と、自分のノードの番号(N)とが
比較される。次で、裁定カウンタ22に、(LW
がNよりも少なければ)N+1か、或は(LWが
Nよりも大きいか或はNに等しければ)M+N+
1の何れかの新らしい裁定カウント値がロードさ
れる(段階62A或は62B)。裁定カウンタ2
2への再ロードが終了すると段階56に戻され
る。
要約すれば、あるノードは次のようにして、ど
のノードが最終裁定に勝つた(LW)かを決定す
るのである。裁定プロセスの初めに、ノードは自
らの裁定カウントダウン値の写しを記憶する(例
えばノード番号比較手段25の中に)。搬送波の
検出によつて裁定が終つた時の裁定カウンタ22
内の残り値(法M)は、裁定に勝つたノードのノ
ード番号(LW)が送信を待つているノードのノ
ード番号よりも高いのか、或は低いのかを示して
いる。しかし、搬送波の消滅は各ノードの裁定ロ
ジツクと同期するイベントであるので、このこと
はバスが活動している場合にのみ真であることに
注目されたい。
段階60では裁定カウンタ22のカウントが1
だけ減らされる。次に段階64においてカウンタ
の内容がオーバーフローしたか、即ち0に達した
かどうかが検査される。カウントが0であること
は裁定に成功した(勝つた)ことを表わしてい
る。これはANDゲート23の出力に表示される。
もしカウントが0でなければ、裁定が不成功であ
り、制御は段階56に戻される。
裁定が成功であつたものとし、もし両バス12
A及び12Bから受けた情報を処理するのに通共
の受信処理回路26を用いていれば(両バス間で
時分割)、送信機(即ち制御回路18)は次に段
階66において交番バスの一方上で受信機が多忙
であるか否かを検査する。もし多忙でなければ、
段階68において受信処理回路26は選択された
送信通路に錠止され、送信が開始される。この送
信は段階70において監視され、送信が完了する
と制御は裁定プロセスのエントリ点に戻される。
段階66において受信処理回路が多忙と判定さ
れれば、段階72において裁定カウンタ22にM
がロードされ、段階56に戻される。
受信処理回路26は、次のことの1つが発生し
た場合多忙と判断される。即ち、(1)交番通路上で
搬送波が検出され、送信が別のノードに宛てられ
ているものと未だに決定されていないか、(2)パケ
ツトすなわちメツセージを交番通路上においてそ
のノードが受信中であるか、或は(3)パケツトの受
信を完了し、送信機が受信証パケツトの送信を遂
行中である場合である。
交番バス通路が利用できる場合、時分割受信処
理回路26は送信中、及び受信証を受けるか受信
証タイマ(図示せず)が満期になるまで選択され
た通路に錠止される。
情報パケツトを送信したノードは、その送信が
完了すると直ちに受信証パケツトの受信を企図し
なければならない。もし受信証タイムアウト期間
内に受信証が受信されなければ、送信は失敗した
ものとみなされる。これは無返答(NO RSP)
受信証と呼ばれる。NO RSP受信証は、宛先ノ
ードがパケツトを正しく受信せず、従つてそのパ
ケツトに対して受信証を与えられないか、或は受
信証パケツトが変形されていた場合に生ずる。最
小裁定タイムアウト時間は、実際の設備毎に決定
される。
NO RSP受信証は、バス雑音(CRCコード比
較の失敗をもたらす)、複数のノードによる同時
送信(即ち衝突、これはCRC比較の失敗によつ
て通知される)、或はあるノードにおいてパケツ
トが送信されたバス通路上でのそのパケツトの受
信不能(例えば通路或はインターフエイスハード
ウエアの故障等による)の結果として生ずる。
パケツトを首尾よく受信したことを表わす受信
証には2つの型がある。第1の型は、受信が成功
であつたこと、即ち送信されたパケツトが受信ノ
ードのホストコンピユータにおいて利用できるこ
とを示す積極的な受信証(ACK)である。第2
の型は、パケツトは正しく受信されたがインター
フエイスがそれをバツフアできなかつた(即ちパ
ケツトが放棄された)ことを示す消極的な受信証
(NAK)である。実際のバツフアリングは実装
毎に独自のものであるが、パケツトを処理できな
い過剰インターフエイスの概念は全ての実装に適
用される。インターフエイスにおける過剰は、相
互接続媒体上の全てのノードに対して利用できる
帯域巾の量を減少させるので、その可能性を最小
ならしめるべきである。
各受信証メツセージは、それが宛先のノードか
ら受信されたものであることを確認するために点
検される。(この目的に使用されるパケツトフオ
ーマツトの詳細に関してはW.ストレツカ等の米
国特許出願第375984号(弁理士ドケツト番号83−
298)「ダイレクト・メモリ対メモリ・インターコ
ンピユータ通信方法及び装置」と参照されたい。) 送信を行なつたがNO RSP或はNAKの何れか
である場合には、次のアルゴリズムに従つて再送
信を行なわれなければならない。即ちNO、RSP
の場合には、そのパケツトに対して所定数(例え
ば64)より少ない連続NO RSPが発生したな
らば再送信を企図すべきである。NAKの場合に
は、そのパケツトに対して別の所定数(例えば1
28)よりも少ないNAKが発生したならば(連
続である必要はない)再送信を計画すべきであ
る。
パケツトが再送信に利用できる場合には「硬貨
の表裏を決定するトス」による決定を行なわなけ
ればならない。もし結果が「真」であれば再送信
が計画される。もし「偽」であれば遅延時間を待
つてから決定を反覆する。この遅延時間は最短で
もMスロツト時とすべきである。通常選択される
スロツト時の値は、16ノードの回路網に対して
12.8マイクロ秒の最短遅延時間を与える例えば
800ナノ秒に固定されている。最長時間は制限さ
れていないが、通常はスループツトに対する考慮
がこの最長時間を制限する。遅延は一貫させる必
要がない。これは一定でないサービス潜在力を持
つた(ポールドシステムにおけるような)ソフト
ウエア或はフアームウエア制御再試行を考慮に入
れたものである。最初の決定は特別な特性を有し
ている。再送信のための決定の時点に、もし裁定
者の同期が送信後も保たれていれば(即ちバス上
の搬送波の最後の立下りに同期を保つていれば)、
裁定が終り次第送信が行なわれる。しかし、もし
同期が失なわれていれば、再送信決定を行なう前
に単一の遅延時間を待つべきである。これは再送
信決定に対する一貫した裁定妨害を防ぐことにな
る。もしインターフエイスが、再送信しなければ
ならないことを決定するのに常に一定量の時間を
費やすのであれば、別のノードの送信との衝突
(ノード番号の差×スロツト=再送信決定時間で
あるから)が定常的に発生することになる。無作
為に選択しても成功/失敗は同じ確率になる。擬
無作為ならば最小16ビツトの発生器を用いれば満
足できる。
本方式は行き詰りを打破するために計画された
ものである。再試行限界の選択は、次の基準に合
致するようにシミユレーシヨンから計算されたも
のである。即ち、正しく機能しているシステムに
おける失敗(過剰に起因する)は、重負荷集群
(即ち、回路網)において典型的に遭遇する要因
では、年に1回以上生じ得ないということであ
る。
再送信に失敗した通路はその失敗したパケツト
のために再試行する必要はない。そうではなく、
配列更新ポーリング(polling)のためにどのよ
うな周波数を用いていようともそれを再試行する
ことが適切なのである。
以上の説明は本発明の特定の実施例に限定して
いるが、本発明は種々の基本構造を有するデータ
処理システム、或は異なる時間間隔回路或は設計
を用いるシステムにおいて実現可能であり、しか
も本発明の前記目的及び長所の若干或は全てを達
成することができる。従つて、特許請求の範囲の
目的は、本発明の思想及び範囲内で実現されるこ
れらの全ての変化、変形及び明白な改良をカバー
しようとするものである。
【図面の簡単な説明】
第1図は本発明が使用できる典型的なネツトワ
ークのブロツクダイアグラム、第2図は本発明に
よるバス裁定を遂行するための装置のブロツクダ
イアグラム、そして第3図は裁定プロセスを示す
フローチヤートである。 12……バス通路、14……ラインレシーバ、
16……搬送波検出回路、17……搬送波スイツ
チ、18……制御回路、20……送信命令ライ
ン、21……基本スロツトタイマ、22……裁定
カウンタ、23……ANDゲート、24……通路
選択ライン、25……ノード番号比較手段、26
……受信処理回路。

Claims (1)

  1. 【特許請求の範囲】 1 一つの共通の通信バスへ接続されている複数
    のノードの各々が含む、そのノードの通信バスへ
    のアクセスを制御する裁定装置において、 (イ) あらかじめ選択された時間にバスへのアクセ
    スをどのノードが取得できるかを決定する決定
    手段、 (ロ) (1) もしそのノードと関連している2つの独
    自の優先順位値が前記の決定手段により決定
    されたノードの優先順位値と等しいか若しく
    はそれより大きいと、そのノードと関連して
    いる2つの独自の優先順位値の中の低い方の
    優先順位値をそのノードへ割り当て、そして (2) もしそうでなければ、そのノードと関連し
    ている2つの独自の優先順位値の中の高い方
    の優先順位値をそのノードへ割り当てる、 前記の決定手段に応答する割り当て手段、及び (ハ) この割り当て手段がそのノードへ割り当てた
    優先順位値がバスへのアクセスを求めている他
    のすべてのノードの優先順位値よりも高いとそ
    のノードのバスへのアクセスを許す、前記の割
    り当て手段に応答する手段 を備えていることを特徴とする裁定装置。 2 ビツト・シリアルバスを介して複数のコンピ
    ユータノードを相互接続する回路網における各ノ
    ードが含むバスヘのアクセスを制御する裁定装置
    において、 (イ) バス上の送信信号の存否を検出する搬送波検
    出器手段、 (ロ) この搬送波検出器手段に応答し、バス上の送
    信信号の消滅を検出した時に開始され所定の接
    続時間に亘つて時間スロツトの経過をカウント
    する裁定カウンタ手段、 (ハ) この裁定カウンタ手段応答し、相対的に低い
    値及び相対的に高い値の2つの値の一方を有す
    る裁定カウント値(ACV)を発生する手段、 (ニ) 前記の搬送波検出器手段に応答し、バス上に
    送信信号の存在を検出した場合には前記の裁定
    カウンタ手段がカウントするのを禁止させる手
    段、を備え、 (ホ) 前記の裁定カウンタ手段が、経過した時間ス
    ロツトの数と裁定カウント値とを比較し、経過
    した時間スロツトとそのノードの裁定カウント
    値(ACV)とが等しいことを見出した場合そ
    のノードに対してバス上での送信開始を許容す
    る信号を発生するようになつており、そして (ヘ) 前記の裁定カウンタ手段の禁止に応答し、裁
    定カウンタに新しい裁定カウント値(ACV)
    を供給する手段、 をも備えていることを特徴とする裁定装置。 3 各ノードには独特のノード番号Nが割当てら
    れており、利用可能な両裁定カウント値(ACV)
    がノード番号の関数である特許請求の範囲2に記
    載の裁定装置。 4 回路網には最大M個のノードの存在が許容さ
    れるようになつており、各ノードに対する2つの
    裁定カウント値(ACV)がN+1及びN+M+
    1である特許請求の範囲3に記載の裁定装置。 5 ノードが送信を望んでいる場合、裁定カウン
    ト値(ACV)を発生する手段が裁定カウント値
    (ACV)を初めにN+M+1に選択するようにな
    つている特許請求の範囲4に記載の裁定装置。 6 裁定カウンタ手段の禁止に応答する手段が、 信号を送信したことによつてその禁止をもた
    らしたノード番号(LM)を決定する手段、 NとLWとを比較する手段、及び この比較の結果の関数として新らしい裁定カ
    ウント値(ACV)を選択する手段 を含んでいる特許請求の範囲3、4又は5に記載
    の裁定装置。 7 新らしい裁定カウント値(ACV)を選択す
    る手段が、新らしい裁定カウント値(ACV)を、
    もしLWがNよりも小さければ相対的に低い値
    に、またもしLWがNよりも大きいか或はNに等
    しければ相対的に高い値に設定するようになつて
    いる特許請求の範囲6に記載の裁定装置。
JP58079197A 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術 Granted JPS5941079A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US375983 1982-05-07
US06375983 US4560985B1 (en) 1982-05-07 1982-05-07 Dual-count, round-robin ditributed arbitration technique for serial buses

Publications (2)

Publication Number Publication Date
JPS5941079A JPS5941079A (ja) 1984-03-07
JPS635789B2 true JPS635789B2 (ja) 1988-02-05

Family

ID=23483198

Family Applications (2)

Application Number Title Priority Date Filing Date
JP58079197A Granted JPS5941079A (ja) 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術
JP61242870A Pending JPS62229354A (ja) 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP61242870A Pending JPS62229354A (ja) 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法

Country Status (6)

Country Link
US (1) US4560985B1 (ja)
EP (1) EP0094180B1 (ja)
JP (2) JPS5941079A (ja)
AU (1) AU567291B2 (ja)
CA (1) CA1198522A (ja)
DE (1) DE3377965D1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU568490B2 (en) * 1982-05-07 1988-01-07 Digital Equipment Corporation Memory-to-memory intercomputer communication
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
FR2558667B1 (fr) * 1984-01-19 1987-03-20 Minisystemes Procede de transmission de donnees numeriques, reseau et module mettant en oeuvre le procede
US4630265A (en) * 1984-09-26 1986-12-16 General Electric Company Method and apparatus for selecting for use between data buses in a redundant bus communication system
US4910658A (en) * 1985-09-04 1990-03-20 Eaton Leonard Technologies, Inc. Real time process controller with serial I/O bus
US4663620A (en) * 1985-09-05 1987-05-05 International Business Machines Corporation Modified crossbar switch operation with fixed priority conflict resolution and apparatus for performing same
JPS6276341A (ja) * 1985-09-27 1987-04-08 Toshiba Corp 通信方法および装置
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US4980854A (en) * 1987-05-01 1990-12-25 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4953072A (en) * 1987-05-01 1990-08-28 Digital Equipment Corporation Node for servicing interrupt request messages on a pended bus
EP0358725B1 (en) * 1987-05-01 1993-08-04 Digital Equipment Corporation Apparatus and method for servicing interrupts utilizing a pended bus
WO1988008575A1 (en) * 1987-05-01 1988-11-03 Digital Equipment Corporation Interrupting node for providing interrupt requests to a pended bus
US5034883A (en) * 1987-05-01 1991-07-23 Digital Equipment Corporation Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
JPH06101732B2 (ja) * 1987-11-30 1994-12-12 三菱電機株式会社 通信制御方式
NL8802884A (nl) * 1988-11-22 1990-06-18 Philips Nv Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk.
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
US5167019A (en) * 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5193151A (en) 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5072363A (en) * 1989-12-22 1991-12-10 Harris Corporation Multimode resource arbiter providing round robin arbitration or a modified priority arbitration
US5247671A (en) * 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
WO1991015069A1 (en) * 1990-03-29 1991-10-03 Sf2 Corporation Method and apparatus for scheduling access to a csma communication medium
US5175537A (en) * 1990-03-29 1992-12-29 Micro Technology, Inc. Method and apparatus for scheduling access to a CSMA communication medium
US5239630A (en) * 1990-07-02 1993-08-24 Digital Equipment Corporation Shared bus arbitration apparatus having a deaf node
CA2045087A1 (en) * 1990-07-02 1992-01-03 Nii Quaynor Shared arbitration apparatus suitable for deaf node
US5230044A (en) * 1990-07-02 1993-07-20 Digital Equipment Corporation Arbitration apparatus for shared bus
US5276877A (en) * 1990-10-17 1994-01-04 Friedrich Karl S Dynamic computer system performance modeling interface
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5249183A (en) * 1991-03-14 1993-09-28 Level One Communications, Inc. Interfacing unit for local area networks
GB2254982B (en) * 1991-04-19 1995-06-14 British Aerospace Data networks
JPH04369755A (ja) * 1991-06-18 1992-12-22 Japan Radio Co Ltd データ伝送装置
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
GB2262862B (en) * 1991-12-23 1996-05-22 Motorola Israel Ltd Method and apparatus for contending for access to a communication channel
EP0559214A1 (en) * 1992-03-06 1993-09-08 Pitney Bowes Inc. Event driven commnication network
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5351241A (en) * 1992-12-24 1994-09-27 Intel Corporation Twisted pair ethernet hub for a star local area network
EP1022879B1 (en) * 1993-02-15 2003-08-27 Honda Giken Kogyo Kabushiki Kaisha Data transmission system
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
CN1037480C (zh) * 1993-06-23 1998-02-18 摩托罗拉公司 争用通信信道的方法和装置
US5604487A (en) * 1993-07-30 1997-02-18 Lockheed Martin Tactical Systems, Inc. Apparatus and method for user-selective data communication with verification
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
JP2644185B2 (ja) * 1994-06-27 1997-08-25 甲府日本電気株式会社 データ処理装置
US5751974A (en) * 1994-07-21 1998-05-12 Motorola, Inc. Contention resolution for a shared access bus
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
GB2293943B (en) * 1994-10-04 1998-06-17 Motorola Israel Ltd Communications system with priority scheme for reduced access delay
US5793993A (en) * 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5608341A (en) * 1995-05-09 1997-03-04 Level One Communications, Inc. Electrical circuit for setting internal chip functions without dedicated configuration pins
US5926504A (en) * 1995-06-05 1999-07-20 Level One Communications, Inc. Electrical circuit for selectively connecting a repeater to a DTE port
US5852600A (en) * 1995-06-07 1998-12-22 Mci Communications Corporation System and method for resolving substantially simultaneous bi-directional requests of spare capacity
US5802057A (en) * 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
US5875338A (en) * 1995-12-14 1999-02-23 International Business Machines Corporation Method and apparatus for arbitrating resource requests utilizing independent tokens for arbiter cell selection
US5898694A (en) * 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US6070193A (en) * 1997-11-26 2000-05-30 International Business Machines Corp. Apparatus and method for ordered transmission on networks
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
US6298067B1 (en) * 1998-05-01 2001-10-02 3 Com Corporation Distributed arbitration scheme for network device
US6724772B1 (en) * 1998-09-04 2004-04-20 Advanced Micro Devices, Inc. System-on-a-chip with variable bandwidth
US7606257B2 (en) * 2004-01-15 2009-10-20 Atheros Communications, Inc. Apparatus and method for transmission collision avoidance
GB2437589B (en) 2006-02-14 2009-12-16 Furuno Electric Co Navigational aid and carrier sense technique
JP4766160B2 (ja) * 2009-07-29 2011-09-07 株式会社デンソー 通信システムおよび通信ノード
US9149188B2 (en) * 2010-07-01 2015-10-06 Shenzhen Mindray Bio-Medical Electronics Co. Ltd. Systems and methods for synchronizing data received from multiple sensor modules in a patient monitor system
CN104333499B (zh) * 2014-10-23 2017-09-15 南京国电南自软件工程有限公司 基于m‑lvds的装置背板高速总线链路层通信协议
CN115589398A (zh) * 2022-09-21 2023-01-10 超聚变数字技术有限公司 I2c地址分配方法及计算设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1314180A (en) * 1969-11-21 1973-04-18 Plessey Telecommunications Res Electrical data transmission systems
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
US4385382A (en) * 1980-09-29 1983-05-24 Honeywell Information Systems Inc. Communication multiplexer having a variable priority scheme using a read only memory
US4395710A (en) * 1980-11-26 1983-07-26 Westinghouse Electric Corp. Bus access circuit for high speed digital data communication
US4494113A (en) * 1981-03-13 1985-01-15 Hitachi, Ltd. Method and apparatus for self-control in distributed priority collision
US4466096A (en) * 1982-03-11 1984-08-14 International Business Machines Corporation Apparatus and method for providing transmitter hierarchy control for efficient channel management
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses

Also Published As

Publication number Publication date
EP0094180A3 (en) 1985-05-08
AU567291B2 (en) 1987-11-19
JPS62229354A (ja) 1987-10-08
CA1198522A (en) 1985-12-24
US4560985A (en) 1985-12-24
US4560985B1 (en) 1994-04-12
JPS5941079A (ja) 1984-03-07
EP0094180B1 (en) 1988-09-07
AU1369683A (en) 1983-11-10
EP0094180A2 (en) 1983-11-16
DE3377965D1 (en) 1988-10-13

Similar Documents

Publication Publication Date Title
JPS635789B2 (ja)
JP3767904B2 (ja) 高効率なポーリング手順によるデータ通信
US5754799A (en) System and method for bus contention resolution
EP0674790B1 (en) Method and apparatus for transforming an arbitrary topology collection of nodes into an acyclic directed graph
US5229993A (en) Control of access through local carrier sensing for high data rate networks and control of access of synchronous messages through circulating reservation packets
EP0140077A2 (en) Method for controlling access to the communications medium in a carrier sense multiple access system with collision avoidance
JPH0799513B2 (ja) デ−タバスにおけるデ−タ調停及び衝突検知方法
US4374414A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
JPS59202753A (ja) デ−タ通信システム
US5230044A (en) Arbitration apparatus for shared bus
US5742239A (en) Background arbitration monitoring to improve access on lightly consumed network
US5768543A (en) Slot-token protocol
US4677613A (en) Network system for connecting multiple I/O devices to computers
EP0076401A2 (en) Self adjusting, distributed control, access method for a multiplexed single signal data bus
JPH03268534A (ja) Csma/cd方式のネットワークにおける送信優先度クラス分け方式
JP3280852B2 (ja) ポーリング通信方法
JPS61222345A (ja) 優先順位付きの通信システムおよび通信方法
JPS59189748A (ja) デ−タパケツトの伝送方式
KR102114572B1 (ko) 시분할 다중접속 방식에서의 저지연 전송을 위한 방법 및 그 방법을 위한 기기
JPH0120819B2 (ja)
JPH08125670A (ja) バス競合制御方式
AU636042B2 (en) Shared arbitration apparatus suitable for deaf node
KR20020067179A (ko) 토큰을 이용한 데이터 전송방법
JP2001086121A (ja) データ通信装置
JPH08149148A (ja) ループ状シリアル通信手順及びループ状シリアル通信網