JPS62224139A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高速ディジタル通信において使用素子に若
干の動作遅延があっても即時シフト同期が可能なフレー
ム同期回路に関するものである。

〔従来の技術〕

第３図は例えば特公昭５８−１５９８６号公報に示され
た従来のフレーム同期回路の構成を示す図であシ１図に
おいて、（ＰＣＭ　ＩＮ）はＰＯＭ信号の入力端子、（
ＣＬＫ）はクロックパルス入力端子、（１）はカウンタ
等で構成されたリファレンスパルス発生回路、（２）は
フリップフロップ等で構成されるフレーム同期信号検出
回路、（３）は論理和回路、（４１は遅延型フリップフ
ロップ、　　（５ａ）　（５ｂ）はゲート回路、（６ａ
）（６ｂ）は遅延回路である。

第４図は第３図の即Ｊ作波形図である。ａ、ｂ、−０、
ｇの符号は第４図の波形図の対応点を示している。

次に動作について説明する。リファレンスパルス発生１
回路（１）より出力パルス（Ｃ）が発生したとき。

フレーム［１１１信号検出回路（２）より同期検出パル
ス（ｂ）が未だ発生していないとする。出力パルス（０
）が論理和回路（３）を経て遅延型フリップフロップ（
４ｊに印／７０−ｇれると、）Ｉｌツブフロップ（４Ｉ
のＣ端子のクロックパルス（ａ）Ｔ２印加によシ出力パ
ルス（Ｃ）の論理″Ｈ″が出力Ｑ端子に現れ第４図（ｄ
）に示すように出力”Ｈ”が得られる。そしてゲート回
路（５＋Ｌ）において論理積演算を行い、第４図（ｅ）
に示すようにゲート回路（５ａ）の遅延＠間αだけ遅れ
て出力が得チレる。即チ第４図（ｅ）はリファレンスパ
ルス発生回路（１）の出力パルス（Ｃ）と同期検出パル
ス（１））の比較照合結果（今の場合「一致せず」とい
う結果）を得ていてそれを７リツプフロツプ（４）にお
いてリファレンスパルスとして再度使用する。第４図（
ｅ）のパルスを論理和回路（３１に印加すればリファレ
ンスパルス発生回路（りによる出力パルス（Ｃ）が消失
してもフ１１ツブフロップ（４１の出力（ｄ）はクロッ
ク（ａ）によって”Ｈ”を維持［ていく。ゲート回路（
５ａ）における比較照合をクロックパルス（ａ）Ｔ６の
鮪間まで繰返１．同期検出パルス（ｂ）とフリップフロ
ップ（４）の出力←）が一致するとパルス（ｅ）は消失
する。

遅延時間βを与える遅延回路（６ａ）によりパルス（ｆ
３）が第４図（ｆ）に示す波形になっているから、リフ
ァレンスパルス発生口ｍｆｌ＋への入力パルス（ロ））
ＦｉＴ５ｄ以降Ｔ９ｄまで生じない。したがってＴ９ｄ
のパルスによりリファレンスパルス発生回路（１１が動
作を再開し９次のフレームにけＴ　５　ｄ　カらＴ８ｄ
までの４ビツトのｕ　１１７ｉ　Ｍだけ遅れてリファレ
ンスパルス（Ｃ）は出力される。そのとき比較照合等前
記動作が各回路で行われ、リファレンスパルス（Ｃ）は
同期検出パルス（′ｂ）と同時刻のはずであるから同期
引込みがなされたことになる。

〔発明が解決りようとする問題点〕

従来のフレーム同期回路は以上のように構成されている
ので、リファレンスパルス発生回路に入力するパルスを
制御するための遅延回路の設計が会費で、また同じ周波
数のクロックパルスでもり７７　Ｖンヌパルス発生回路
の入力パルスをゲート回路を用いて制御しているので、
入力クロックのデユーティ−変化によってはスパイクが
発生し。

誤動作となる場合が起シ易いという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、遅延回路な戸いず、入力クロックのデユーテ
ィ−変化に影響を受けずに即時シフト同期が可能なフレ
ーム同期回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るフレーム同期回路は、す７アレンスパル
ス発生回路なイネーブル入力端子をもつ同期式カウンタ
を用いて構成し、このリファレンスパルス発生回路の出
力リファレンスパルスト同期検出パルスとの比較結果を
前記イネーブル入力端子に帰還したものである。

〔作用〕

この発明におけるイネーブル入力端子をもつ同期式カラ
７りを採用したリファレンスパルス発生回路は、このリ
ファレンスパルス発生回路の出力リファレンスパルスと
同期検出パルスとの比較結果を前記イネーブル入力に帰
還することによシ。

リファレンスパルス発生回路のカウントが制御され、即
時シフト同期を可能とする。

〔実施例〕

以下、この発明の一実施例を図につめて説明する。第１
図において、（ＰＣＭ　　ＩＮ）はＰＣＭ信号の入力端
子、（ＣＩｔＫ）はクロックパルス入力端子、（１１け
イネーブル入力端子をもつ同期式カウンタで構成された
リファレンスパルス発生回路。

（２）けフリップフロップ等で構成されるフレーム同期
信号検出回路、　　（５（りは（１１のリファレンスパ
ルス発生回路のイネーブル入力を制御するためのゲート
回路である。

第２図は第１図の動作波形図である。

今リファレンスパルス発生回路（１１トフレ一ム同期信
号検出回路（２１には同位相のクロックパルス（ａ）が
印加されておシ、ＰＣ！Ｍ信号がフレーム同期信号検出
回路（２）に読み込まれる。フレーム同期信号検出回路
（２）がフレーム同期信号パターンを検出したときは第
２図（１））に示す同期検出パルスを発生する。１Ｊ７
アレンスパルス発生回路（１１において例工ばクロック
パルス（ａ）ＴＩ印加によりリファレンスパルス（Ｃ）
が発生したとすれば、同期確立以前は同期検出パルス（
ｂ）とは一致していない。（第２図においてはクロック
パルス（ａ）Ｔ６において同期検出パルス中）が発生し
ている。）なお第２図（Ｃ）に示す時間（αｏ　Ｉ　Ｆ
ｉ＋）ファレンスパルヌ発生回路（１）における動作遅
延時間である。ゲート回路（５Ｃ）においてリファレン
スパルス（Ｃ）ト同期検出パルス（１））、！：を比較
すると出力（ｄ）が得られる。第２図（ｄ）の（β０）
はゲート回路（５Ｃ）の動作遅延時間を示す。パルス（
ｄ）が存在することによシリファレンスパルス発生回路
（１）はＴ２位置の時間ではカウントを停止する。その
ためリフアレン、スパルス発生回路（１１の出力（Ｃ）
は変化量ることなく、Ｔ２の位置からＴ３の位置までパ
ルス（Ｃ）が伸長される。なおＴ３位置の時間において
ゲート回路（５ｃ）はパルス（Ｃ）と同期検出パルス（
ｂ）とを再び比較するが、ここにおいても一致がなくパ
ルス出力（（Ｌ）が存在し続ける。同様な動作をＴ６位
置の時間まで続けることによシ。

パルス（Ｃ）と同期検出パルス（ｂ）とを一致させる。

Ｔ７位置の時間ではイネーブル入力（ｄ）は“Ｌ”とな
っておｈｖファレンスバルス発生回路（１）はカウント
を再開し同期引込みがなされたことになる。

なお、上記実施例ではリファレンスパルス発生回路（１
）にイネーブル入力端子をもつ同期式カランタを採用し
たものを示ｔ＋が、リファレンスパルス発生回路（１１
にセレクタと遅延型フリップフロップを甲いてそのセレ
クタのセレクト入力によυカウントを制御するように構
成したカウンタな採用してもよい。または、入力クロッ
クを停止することなく書き込み、保持を行なえるフリッ
プフロップあるいはシフトレジスタ等で構成したカウン
タを採用してもよい。

〔発明の効果〕

以上のように、この発明によれば、リファレンスパルス
発生回路の出力について同期検出パルスと比較照合し一
致しなければ伸長する動作を行なわせる手段にカウンタ
のイネーブル入力を制御する方法を用いたので、入力ク
ロックパルスの停止のためのゲート回路、遅延回路の設
計が不安となシ、クロックパルスのデユーティ−変化の
影響もなく設計が容易である。

【図面の簡単な説明】

第１図はこの発明の一実施例によるフレーム同期回路の
構成図、第２図は第１図の動作波形図。 第３図は従来のフレーム同期回路の構成図、第４図は第
３図の動作波形図であ、９．＋１１はリファレンスパル
ス発生回路、（２）はフレーム同期信号検出回路、　　
（５Ｃ）はゲート回路、（ＰＣＭ　　工Ｎ）はＰＣＭ信
号入力端子、（Ｃ！ＬＫ）はクロックパルス入力端子で
ある。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。

Claims (1)

【特許請求の範囲】
1. フレーム同期信号を含む受信信号をフレーム同期信号検
   出回路に印加し得られた同期検出パルスと、リファレン
   スパルス発生回路の出力パルスを比較してフレーム同期
   信号を得る回路において、前記リファレンスパルス発生
   回路をイネーブル入力端子をもつ同期式カウンタを用い
   て構成し、このリファレンスパルス発生回路の出力リフ
   ァレンスパルスと前記同期検出パルスとの比較結果を前
   記イネーブル入力端子に帰還することにより前記出力リ
   ファレンスパルスを前記同期検出パルスに同期するよう
   にしたことを特徴とするフレーム同期回路。