JPS62221528A - 多層積層板の製造方法 - Google Patents

多層積層板の製造方法

Info

Publication number
JPS62221528A
JPS62221528A JP61066210A JP6621086A JPS62221528A JP S62221528 A JPS62221528 A JP S62221528A JP 61066210 A JP61066210 A JP 61066210A JP 6621086 A JP6621086 A JP 6621086A JP S62221528 A JPS62221528 A JP S62221528A
Authority
JP
Japan
Prior art keywords
prepreg
laminate
alignment holes
laminated
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61066210A
Other languages
English (en)
Inventor
Yoshinori Urakuchi
浦口 良範
Hideo Takizawa
滝沢 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61066210A priority Critical patent/JPS62221528A/ja
Publication of JPS62221528A publication Critical patent/JPS62221528A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野1 本発明は、多層プリント配線板や多層シールド板の製造
に用いられる多層積層板の製造方法に関するものである
[背景技術] 六層以上の多層プリント配線板など多層積層板は、内層
コア材1と外層材3及びボンディング用のプリプレグ2
を組み合わせ、これらを回路パターンの位置合わせをし
た状態で重ね、そして加熱加圧による積層成形をおこな
うことによって製造されている。その−例を第5図の六
層の多層積層板の91造について説明すると、jg、み
0.1〜11程度のがラスエポキシやプラスポリイミド
などの積層板7の両面に銅箔などの−に属箔のエツチン
グで回路8を設けることによって形成した内層コア材1
を二枚用い、第5図(a)のようにこの内層コア材1間
に1〜4枚程度のプリプレグ2を介在させると共に各内
層コア材1の外面に1〜4枚程度のプリプレグ2を介し
′C外屑材3としてgI4箔などの金属箔3aを重ね、
これをプレート間にはさんで熱盤間にセットし、165
〜175℃、30・〜50kg/c1112.2時間程
度の条件で加熱加圧によるMt層成形をおこなうことに
よって、プリプレグ2.2を絶縁接着19として内層コ
ア材1及び外層材3を積層一体化したPt5S図(b)
のような多層積層板Aを得るものである。この多層積層
板Aの外層材3としての金属箔3aにエツチングを施し
て回路を形成することによって、六層の回路構成となっ
た六層プリント配線板を得ることができる。
ここで上記のように積層成形するにあたって、内層コア
材1,1間で回路8,8に相互の位置ずれが生じること
がないように内層コア材1,1の位置合わせをした状態
で積層をおこなう必要がある。
この位置合わせをおこないながら成形するために従来上
り種々の方法が実施されているが、例えばピンラミネー
ト法は内層コア材1,1や外層材3、プリプレグ2の端
部にそれぞれ位置合わせ孔を設け、4〜8本のピンを有
する金型プレートを用いて位置合わせ孔にピンを通して
内層コア材1,1や外層材3、プリプレグ2をそれぞれ
位置合わせした状態で重ね、これを積層成形する方法で
ある。
しかしこのピンラミネート法は小形プレスによるのが通
常であるために、内層コア材1,1や外層材3、プリプ
レグ2としてサイズの小さいものしか用いることができ
ず、多数個取りで多WI積層板を成形することができず
生産性が悪いという問題がある。またかしめ法は、内層
コア材1.1や外層材3、プリプレグ2の端部にそれぞ
れ位置合わせ孔を設け、各位置合わせ孔に4乃至6本の
かしめピンを通して内層コア材1,1や外層材3、プリ
プレグ2をそれぞれ位置合わせして重ねると共にかしめ
ピンの両端をかしめた状態でこれを金型プレートにセッ
トし、積層成形をおこなう方法である。このものではピ
ンを有する金型プレートを用いる必要がなく種々のプレ
スを用いて成形をおこなうことができ、内層コア材1,
1や外層材3、プリプレグ2としてサイズの大きいもの
を用いることができて多数個取りで多層積層板を成形°
することが可能になる。しかしこのかしめ法では、生産
性を高くするために内層コア材1,1や外層材3、プリ
プレグ2としてサイズの大きなものを用いると、サイズ
の大きさに伴って積層成形の際に位置合わせのずれが大
きくなり、回路8の位置ずれが大きくなって不良品の発
生率が高くなるという問題がある。
[発明の目的1 本発明は、上記の点に鑑みて為されたものであり、かし
め法によって多層の積層成形をおこなうにあたって、積
層材のサイズが大きくなっても位置ずれが大きく発生す
ることを防止することができる多層積層板の製造方法を
提供することを目的とするものである。
〔発明の開示1 しかして本発明に係る多層積層板の製造方法は、内)e
1コア材1、プリプレグ2及び外層材3を積層材6とし
て重ね、これら6,6・・・の各端部に設けた各位置合
わせ孔4,4・・・に通したがしめピン5で各積層材6
,6・・・を位置合わせした状態で加熱加圧成形するこ
とによって多N積層板を製造するにあたって、積層材6
の大きさがIIWL500LI1m×300ma+未満
のときは積層材6に設ける位置合わせ孔4の個数を8個
以上に設定し、また積層材6の大きさが縦横500mm
X 300mm以上のときは積層材6に設ける位置合わ
せ孔4の個数を10個以上に設定し、さらに積層材6の
大きさが縦横500smX 500mm以上のときは積
層材6に設ける位置合わせ孔4の個数を10個以上1こ
設定することを特徴とするものであり、以下本発明の詳
細な説明する。
多層積層板を製造するにあたっては、内層コア材1、プ
リプレグ2、外層材3をM層材6として用い、この積層
材6を積ノー成形する二とによっておこなわれる。内層
コア材1は〃ラスエポキシやガラスポリイミドなどの積
層板7の両面に銅箔などの金属箔のエツチングで回路8
を設けることによって形成される。またプリプレグ2は
ボンディング用として用いられるもので、長尺の〃ラス
クロスなどを基材としてこれにエポキシ樹脂やポリイミ
ドなど熱硬化性樹脂を40〜55%程度の含浸量で含浸
させ、これを140〜160℃、10分程度の条件で乾
燥することによって、樹脂がBステージとなった厚み0
.05〜0.2II1m程度のプリプレグ2を作成し、
そしてこれを所定寸法に寸、断してボンディング用に用
いるプリプレグ2として作成するものである。これら積
層板6の回路8の位置から外れる各端部にはそれぞれ2
〜5ml11直径程度の丸孔の位置合わせ孔4が第1図
(a)のように穿設しである。各積層板6において位置
合わせ孔4は同じ位置において同じ個数で設けられるも
のであり、各位置合わせ孔4は内径寸法を等しく形成し
であるゆ そして例えば六層枯成の多層積層板Aを成形するにあた
っては、第1図(、)のように二枚の内層コア材1,1
間にプリプレグ2を介在させると共に各内層コア材1の
外面にプリプレグ2を介して外層材3としての銅箔など
の金M4箔3aを重h、これら各積層材6,6・・・の
位置合わせ孔4にかしめピン5を通し、第1図(b)の
ようにかしめピン5の両端を鋲打ちのようにかしめて各
積層材6゜6・・・を重ねた状態で一本化させる。この
とき、位置合わせ孔4にかしめピン5を通すことによっ
て、m層材6,6・・・は相互にかしめピン5を基準に
して位置合わせされ、内層コア材1,1の回路8,8の
相互の位置合わせをおこなうことができる。このように
してかしめピン5で各積層材6.6・・・を一体化した
のちに、f55図(a)において説明したと同様にして
加熱加圧による禎J饅成形をおこない、第5図(b)と
同様な多層積層板Aを得ることができる。この多層積層
板Aの外層材3としての金属M3aにエツチングを施し
て回路を形成することによって、六層の回路構成となっ
た六層プリント配線板を得ることができる。外層材3と
しては上記のような金属M3aの他に、ガラスエポキシ
やプラスポリイミドなどの積J(板の内側片面に銅箔な
どの會KMのエツチングで回路を設けると共に積層板の
外側片面に銅箔などの金属箔を張って外層コア材として
形成したものを用いることもできる。
上記のようにかしめピン5によって積層材6゜6・・・
をかしめた状態で積層成形をおこなうにあたりて、かし
めピン5は積層材6の側に一体となった状態で使用され
るために、積層成形の金型プレートとしてピンを一体に
突設した金型プレートを用いる必要がなく、使用する金
型プレートが特定されるようなことがなく積層材6のサ
イズを任意に設定することができることになる。そして
積層材6のサイズが大きくなると、積層成形の際の各積
層材6の位置ずれが大きくなるために、本発明において
は積層材6のサイズ、すなわち!l!横の寸法に応じて
各積層材6に設けるべき位置合わせ孔4の個数、つまり
がしめピン5によるがしめ数を設定する。しかして各m
層材6の大きさが縦vA500mmX 300I未満の
ときは各積層材6に設ける位置合わせ孔4の個数を8個
以上に設定し、また各積層材6の大きさがa’flt5
00m+aX 300mm以上のときは各積層材6に設
ける位置合わせ孔4の個数を10個以上に設定し、さら
に各積層材6の大きさが縦横500+aII+×500
11II11以上のときは各積層材6に設ける位置合わ
せ孔4の個数を10個以上に設定するのである。各積層
材6の寸法がこれらのときに位置合わせ孔4の個数がこ
れらよりも少ないと、かしめピン5によるかしめ個数が
少なくて各8!層材6.6・・・を位置合わせした状態
で保持して積層成形をおこなうことが困難で、積層材6
,6・・・間の位置ずれの発生が大きくなるものである
0位置合わせ孔4の個数は多い程積層材6の位置ずれを
小さく抑えることができるが、位置合わせ孔4の個数が
多くなり過ぎると取り付けるかしめピン5の本数も多く
なり過ぎ、作業性が低下することになろ。従って作業性
との兼合いで位置合わせ孔4の上限の個数は適宜設定さ
れる。
積/i!成形における積層材6である内層コア材1、プ
リプレグ2、外層材3はそれぞれ同じ寸法に形成される
が、積層材6に設けろ位置合わせ孔4の位置は積層材6
の端部においてほぼ等しい分布になる配列に設定される
。例えば第2図は510+mX340mmの寸法の積層
材6に10個設けた位置合わせ孔4の配置を示すもので
あるが、位置合わせ孔4の横の開隔寸法aは100〜2
0001111程度に、位置合わせ孔4の樅の間隔寸法
すは100〜170LIl111程度に、積層材6の端
縁からの位置合わせ孔4の隔離寸法Cは15〜30II
1m程度にそれぞれ設定されるのがよい、*た第3図は
510論輸×510auaの寸法の積層材6に12個設
けた位置合わせ孔4の配置を示すものであるが、位置合
わせ孔4の横の間隔寸法a及び縦の間隔寸法すはそれぞ
れ100〜200mm程度に、積層材6の端縁からの位
置合わせ孔4の隔離寸法Cは15〜30m11程度にそ
れぞれ設定されるのがよい。
次に本発明を実施例によって例証する。
及1匠1 厚み0 、1 amのがラスクロス基材にエボキン樹脂
を含浸して150℃、10分の条件で乾燥することによ
って、樹脂含量が約50%のプリプレグを作成した。ま
たがラスエポキシの17み0.6aII11の積層板の
両面に厚み70μの銅箔のエツチングで回路を施した内
層コア材を作成した。さらに厚み35μの銅箔で外層材
を作成した。これら内層コア材、プリプレグ、外層材を
それぞれ縦横45t) +amX 280 mmのサイ
ズに形成し、これらにそれぞれ第4図に示す配置で直径
が3ff1mの8個の位置合わせ孔を設けた。ここで位
置合わせ孔の横の間隔寸法aは210I、位置合わせ孔
の縦の間隔寸法すは125mm、端縁からの位置合わせ
孔の隔離寸法Cは15+LII11にそれぞれ設定した
次に二枚の内層コア材の闇に二枚のプリプレグを挟むと
共に各内層コア材の外面に二枚のプリプレグを重ね、さ
らにプリプレグの外側1こ銅箔を外層材として重ね(!
#S1図(a))、これらの各位置合わせ孔に貫通して
直径が311IL6のかしめピンを合計8本通し、各か
しめピンの両端をかしめて内層コア材、プリプレグ、外
層材を位置合わせした状態で一体化した(第1図(b)
)、このように重ねてかしめピンでかしめたものを金型
プレート間に挟み、これを積層成形装置によって、17
0°C140kg/cm2.2時間の条件で加熱加圧成
形して多層積層板Aを得た(第5図(b))。
塩110− 縦横450mmX 280mmの内層コア材、プリプレ
グ、外層材に設ける位置合わせ孔の個数を6個に設定し
てかしめピンによるかしめ箇所を6箇所にした他は、実
施例1と同様にして多層積層板Aを得た。
犬11」よ 内層コア材、プリプレグ、外層材をそれぞれ縦横510
11+mX 340mmのサイズに形成し、これらにそ
れぞれ152図に示す配置で直径が3II11の10個
の位置合わせ孔を設けた。ここで位置合わせ孔の横の間
隔寸法aは160m+e、位置合わせ孔の縦の間隔寸法
すは1551III6、yt!縁からの位置合わせ孔の
隔離寸法Cは15IllIIにそれぞれ設定した。あと
は実施例1と同様にして多層積層板を得た。
塩賃上」− 縦横510ma+X 340m++eの内層コア材、プ
リプレグ、外層材に設ける位置合わせ孔の個数を8個に
設定してかしめピンによるかしめ箇所を8箇所にした他
は、実施例2と同様にして多J口積層板Aを得た。
K施1ノー 内層コア材、プリプレグ、外層材をそれぞれ縦横510
mmX 510III11のサイズに形成し、これら(
こそれぞれ第3図に示す配置で直径が311II*の1
2個の位置合わせ孔を設けた。ここで位置合わせ孔の横
の間隔寸法aは160mm、位置合わせ孔の縦の間隔寸
法すは160II*m、端縁からの位置合わせ孔の隔離
寸法Cは15mmにそれぞれ設定した。あとは実施例1
と同様にして多層積層板を得た。
志水嘔」− 縦横510mmX 510mmの内層コア材、プリプレ
グ、外層材に設ける位置合わせ孔の個数を10個に設定
してかしめピンによるかしめ箇所を10箇所にした他は
、実施例3と同様にして多層Mt層&Aを得た。
上記実施例1〜3及び比較例1〜3において1枚づつ得
た多層積層板へについて、それぞれの内層コアの回路間
の位置ずれを測定した。位置ずれの測定は多層積層板A
を切断してその断面を顕微鏡で観測することによってお
こなった。結果を次表に示す。
曲者の結果、各実施例のものはがしめピン数の少ない各
比較例のものよりずれの鼠を小さくすることができ、ま
た小留まりを確保するうえで不良率は0.2%以下にす
る必要があるところ、各実施例のでは歩留まり不良を0
.2%以下に抑えることができるものであった。
[発明の効果] 上述のように本発明にあっては、がしめ法で各積層材の
位置合わせをした状態で積層成形して多WI積層板を製
造するにあたって、積層材の大きさが縦横500mmX
 300mm未満のときは積層材に設ける位置会わせ孔
の個数を8個以上に設定し、また積層材の大きさが縦横
500mmX 300mva以上のときは積層材に設け
る位置合わせ孔の個数を10個以上に設定し、さらに積
層材の大きさが縦横500!I+ff+X 500mm
以上のときは積一層材に設ける位置合わせ孔の個数を1
0個以上に設定虹るようにしたので、積層材の寸法が大
きくなってもこれに応じた位置合わせ孔の個数、すなわ
ちかしめピンによるかしめ箇所の増加で積層材の位置ず
れ少なく成形をおこなうことができ、大型プレスの金型
プレートを用いて生産性良く成形をおこなうことができ
るかしめ法で多層積層板を製造するにあたって、積層材
の位置ずれ少なく成形することができるものである。
【図面の簡単な説明】
第1図(a)(b)はかしめ法で六層の回路構成の積層
板を製造する方法を示す分解断面図と断面図、第2図、
第3図、!14図はそれぞれ積層(・オに設けた位置合
わせ孔の配置を示r平面図、第5図(u)(b)は六層
の回路構成の82層板を製造する方法を示す分解図と断
面図である。 1は内層コア材、2はプリプレグ、3は外層材、5はか
しめピン、6は積層材である。

Claims (1)

    【特許請求の範囲】
  1. (1)内層コア材、ボンディング用のプリプレグ、及び
    外層材を積層材として重ね、これら積層材の各端部に設
    けた各位置合わせ孔に通したかしめピンで各積層材を位
    置合わせした状態で加熱加圧成形することによって多層
    積層板を製造するにあたって、積層材の大きさが縦横5
    00mm×300mm未満のときは積層材に設ける位置
    合わせ孔の個数を8個以上に設定し、また積層材の大き
    さが縦横500mm×300mm以上のときは積層材に
    設ける位置合わせ孔の個数を10個以上に設定し、さら
    に積層材の大きさが縦横500mm×500mm以上の
    ときは積層材に設ける位置合わせ孔の個数を10個以上
    に設定することを特徴とする多層積層板の製造方法。
JP61066210A 1986-03-25 1986-03-25 多層積層板の製造方法 Pending JPS62221528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61066210A JPS62221528A (ja) 1986-03-25 1986-03-25 多層積層板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61066210A JPS62221528A (ja) 1986-03-25 1986-03-25 多層積層板の製造方法

Publications (1)

Publication Number Publication Date
JPS62221528A true JPS62221528A (ja) 1987-09-29

Family

ID=13309234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61066210A Pending JPS62221528A (ja) 1986-03-25 1986-03-25 多層積層板の製造方法

Country Status (1)

Country Link
JP (1) JPS62221528A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959116A (en) * 1988-03-24 1990-09-25 Alps Electric Co., Ltd. Production of metal base laminate plate including applying an insulator film by powder coating
CN108377618A (zh) * 2018-04-03 2018-08-07 江门崇达电路技术有限公司 一种防止假层板层偏的压合方法
CN113597102A (zh) * 2021-06-30 2021-11-02 湖北金禄科技有限公司 线路板压合加工方法及高频线路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959116A (en) * 1988-03-24 1990-09-25 Alps Electric Co., Ltd. Production of metal base laminate plate including applying an insulator film by powder coating
CN108377618A (zh) * 2018-04-03 2018-08-07 江门崇达电路技术有限公司 一种防止假层板层偏的压合方法
CN113597102A (zh) * 2021-06-30 2021-11-02 湖北金禄科技有限公司 线路板压合加工方法及高频线路板

Similar Documents

Publication Publication Date Title
JP2828318B2 (ja) 多層リードフレームの製造方法
US20040007770A1 (en) Semiconductor-mounting substrate used to manufacture electronic packages, and production process for producing such semiconductor-mounting substrate
JPS62221528A (ja) 多層積層板の製造方法
US4918812A (en) Processing of cores for circuit boards or cards
KR101655928B1 (ko) 인쇄회로기판 제조방법
JP3173941B2 (ja) コイル導体内蔵部品の製造方法
JP2691714B2 (ja) 多層配線板の製造方法
JP2609298B2 (ja) 多層積層板の製造方法
JPH0212751B2 (ja)
JPS6210190B2 (ja)
JP4462057B2 (ja) 内層回路用部材及びそれを用いた多層配線回路基板及びその製造方法
JPS6169197A (ja) 多層印刷回路板を製造する方法および層構造
JPH072339B2 (ja) 多層積層板の製造方法
JPH071828B2 (ja) 多層プリント配線板の製造方法
CN212628659U (zh) 一种六层印刷电路板
JPH09246721A (ja) 多層セラミック基板の製造方法
JP3934826B2 (ja) 多層配線板の製造方法
JPH0298195A (ja) 多層プリント基板の製造方法
JPH06177539A (ja) 多層プリント配線板製造方法
CN111669908A (zh) 一种六层印刷电路板及其生产方法
JPH0210888A (ja) 多層配線板の製造方法
JP3398409B2 (ja) 多層プリント配線板製造方法
KR200267933Y1 (ko) 다층인쇄회로기판
KR20020023888A (ko) 다층인쇄회로기판 및 그 제조 방법
JPH10242643A (ja) 多層プリント配線板の製造方法