JPS62219920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62219920A
JPS62219920A JP6315486A JP6315486A JPS62219920A JP S62219920 A JPS62219920 A JP S62219920A JP 6315486 A JP6315486 A JP 6315486A JP 6315486 A JP6315486 A JP 6315486A JP S62219920 A JPS62219920 A JP S62219920A
Authority
JP
Japan
Prior art keywords
ion implantation
ion
impurity
semiconductor device
reproducibility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6315486A
Other languages
English (en)
Inventor
Kazuo Nishiyama
西山 和夫
Yoshihiro Iida
飯田 善浩
Rikio Ikeda
利喜夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6315486A priority Critical patent/JPS62219920A/ja
Publication of JPS62219920A publication Critical patent/JPS62219920A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体基板上のフォトレジストをマスクとして
所定のイオン注入を行う半導体装置の製造方法に関する
〔発明の概要〕
本発明は、半導体基板上のフォトレジストをマスクとし
て所定のイオン注入を行う半導体装置の製造方法におい
て、イオン注入をフォトレジストからのガスを放出させ
るための第1のイオン注入と所定の濃度の不純物領域を
形成するための第2のイオン注入によって行うことによ
り、不純物イオン注入の制御性、再現性を向上させたも
のである。
〔従来の技術〕
半導体装置製造技術の主要な技術として、イオン注入に
よる不純物導入の技術がある。
このイオン注入は、不純物例えばポロン(B)。
リン(P)、砒素(As)等をイオン化し更に数十〜数
百keV程度のエネルギーに加速して半導体基板や被1
模等・\打ち込む技術であり、不純物の濃度や分布を精
密に制御することが可能とされている。
このようなイオン注入を行う場合には、−aに選択的な
不純物の導入が行われ、そのため所定の°パターンに形
成されたマスクが使用される。そして、例えば、イオン
注入の際に用いられるマスクとして、高分子材料等から
なるフォトレジスト膜が使用されることがあり、このよ
うなフォトレジスト膜を用いて選択的な不純物領域の形
成が行われている。
〔発明が解決しようとする問題点〕
しかしながら、このフォトレジスト膜に高濃度イオン注
入を行った場合には、レジスト材料である高分子の結合
がイオン衝撃によって分断され、材料の成分の一部であ
る酸素、水素、窒素等がガスとなって放出される。
ここでフォトレジスト膜からのガスの放出を実験例に基
づき説明する。第3図は横軸にイオン注入時間(秒)を
とり、縦軸に試料室の真空度(×10’Torr)をと
っており、フォトレジスト膜へのイオン注入時に見られ
る試料室の真空度の変化を示している。そして、この第
3図から、イオン注入を開始した時の真空度の初期値は
およそ2X104Torr程度であり、イオン注入開始
後価かな時間で真空度が25X10″’Torr程度と
1ケタ近く変化していることが分かる。尚、イオン注入
はイオン加速エネルギーが250keyであり、不純物
にボロンを用い、イオン電?A a?度は48μAの条
件である。また、試料としては半導体基板にフォトレジ
ストを塗布してi o o ’cでベータのみ行ったも
のを用いている。
このようにイオン注入によってフォトレジスト膜の材料
の成分の一部である酸素、水素、窒素等がガスとなって
放出し、それが真空度の低下をもたらすことになる。そ
して、真空度の低下によっては、当該イオン注入によっ
て形成すべき不純物領域の所望のシート抵抗値からずれ
を生ずることになり、半導体装置製造の制御性、再現性
に悪影響を与える。
即ち、イオン注入によるイオンの打ち込みによってガス
がフォトレジスト膜から放出され、ウェハ近傍にガスが
存在する場合には、入射イオンの荷電粒子とガス分子の
衝突による荷電変換いわゆる中性化反応が起こり、現実
のドーズ量とカウントされるドーズ量に誤差が生じて、
形成された不純物領域のシート抵抗値が設計値等とくい
違いを生ずることになる。
ここで、真空度とシート抵抗値の相関関係については例
えば第4図に示すような関係になり、フォトレジスト膜
をマスクとして用いて真空度が低下した場合には、真空
度が低くなる程、シート抵抗値のずれが大きくなる傾向
がある。そして、この第4図のデータは試料室に設けら
れたゲージ等によって測定したものであり、このため実
際のフォトレジスト膜を有するウェハ近傍の真空度はさ
らに低下しているものと考えられ、フォトレジスト膜か
らのガスの放出を抑えなければ、プロセス上問題が生じ
、特に近年の半導体装置の微細化に従って微細なパター
ンを用いてイオン注入を行う場合には、制御性、再現性
の面で問題となる。
そこで、本発明は上述の問題点に鑑み、不純物イオン注
入の制御性、再現性を向上させた半導体装置の製造方法
の提供を目的とする。
〔問題点を解決するための手段〕
本発明は、半導体基板上のフォトレジストをマスクとし
て所定のイオン注入を行う半導体装置の製造方法におい
て、第1のイオン注入によって上記フォトレジストから
ガスを放出させた後、第2のイオン注入を行って所定の
濃度の不純物領域を形成する半導体装1の製造方法によ
り上述の問題点を解決する。
ここで、上記第1のイオン注入と上記第2のイオン注入
とではイオン電流密度が異なることを特徴とすることが
でき、また、上記第1のイオン注入と上記第2のイオン
注入とではイオン加速エネルギーが異なることを待1枚
とすることができる。
さらに、イオン注入する不純物を上記第1のイオン注入
と上記第2のイオン注入で変えるようにしても良い。
〔作用〕
イオン注入による衝撃によってフォトレジスト祠料の高
分子結合が分断されて、当該フォトレジスト膜からガス
が放出されることになるが、同時にある程度のイオン注
入は、イオン照射によって生ずる2次電子による結合促
進等からフォトレジスト材nの高分子結合(いわゆる架
橋反応)を強める効果を有するものと考えることができ
、このことは、第3図において、−足間の排気がなされ
る試料室内で一度急激に真空度が低下した後ある値に収
束する挙動を示すことからも導かれ得ることである。
そして、イオン注入のイオンビームを用いたキユアリン
グを第1のイオン注入として行い、その後で不純物領域
を形成するための第2のイオン注入を行うことで、主に
不純物領域の形成に寄与する第2のイオン注入がフォト
レジストnlAから生ずるガスに影響されなくなり、こ
のため本発明では不純物イオン注入の制御性、再現性が
改善されることになる。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、シリコン基板や化合物半導体基板等の半導
体基板上のフォトレジストをマスクとして所定のイオン
注入を行う半導体Itの製造方法において、第1のイオ
ン注入によって上記フォトレジストからガスを放出させ
た後、第2のイオン注入を行って所定の濃度の不純物領
域を形成するものである。このため第2のイオン注入の
際にはフォトレジスト膜からのガスの放出を抑制するた
とができ、従って、真空度の維持から制御性、再現性の
優れた不純物領域を形成することが可能である。
ここで、上述のような技術的思想から本件発明者等が行
った実験例に基づいて説明を加える。
実験例は、第1図に示すように、イオンビームを用いた
キユアリングである第1のイオン注入を施してから第2
のイオン注入を行ったもの(第1図中、実線及び■印で
示す。)と、全く第1のイオン注入を行わず不純物領域
を形成するイオン注入を行ったもの(第1図中、破線で
示す。)とを比較したものであり、両者の間で顕著な差
が得られ°ζいる。
先ず、全(第1のイオン注入を行わずイオン注入を行っ
たものは、前述の第3図に示す実験例と同しものであり
、前述のように・イオン注入の開始直後にフォトレジス
ト膜からのガスの放出に起因して真空度の低下が現れて
いる。
これに対して、本実施例の第1のイオン注入を施してか
ら第2のイオン注入を行ったものは、第2のイオン注入
の工程においては、何ら真空度の低下の現象は起こらず
、常に実用レベルで問題とならない程度の真空度を維持
していることが4′ll認できる。
このような実験データから、本実施例の第1のイオン注
入を行ったものは、真空度の低下が起こらず、このため
制御性、再現性の優れた良好な不純物の打ち込みを実現
することができるものとなる。なお、この実験例におい
て、第1のイオン注入の具体的な条件は、フォトレジス
ト膜を塗布し100℃でこれをベータした半導体基板に
、250KeVのイオン加速エネルギーで、不純物をボ
ロンにし、注入量2 X I O13/ctAを20μ
Aのイオン電流密度で打ち込んだものである。
次に、本実施例の半導体装置の製造方法にかかる処理を
施した半導体基板をシート抵抗値(Ω/口)で評価した
ものを、第2図を参照しながら他のものと比較しながら
説明する。
第2図は横軸に第2のイオン注入のイオン電流値(μA
)(イオン電流密度に対応する。)をとり、縦軸にその
場合のシート抵抗値(Ω/口)を示したものである。こ
の第2図において、■印はイオンビームを用いたキユア
リングである第1のイオン注入(第2図中、rlBc処
理有り」として示す。)を施して更にUV(紫外線)キ
ュアを施したのち第2のイオン注入を行ったものであり
、ム印はイオンビームを用いたキユアリングである第1
のイオン注入(同図中、同様にrlBc処理有り」とし
て示す。)を施して所定の第2のイオン注入を行ったも
のである。また、同図中、目印は単にUV(紫外線)キ
ュアを施したのち第2のイオン注入を行ったもの(同図
中、r[Bc処理無し」として示す。)であり、Δ印は
不純物領域の形成のための第2のイオン注入のみを行っ
たもの(同図中、同様にrlBc処理無し」として示す
。)である。
この第2図に示すシーI・抵抗値(Ω/口)による評価
の結果、第1のイオン注入C113C処理有りに該当す
る。)を施したものは、第1のイオン注入のないもの(
[BC処理無し該当する。)と比較して、シート抵抗値
の変動が少なく、各イオンTL流値に対しても安定した
ものとなっている。
これは従来の例と比較して制御性5再現性に優れること
を示唆し、従来と比べて2倍以上の制御性が得られるこ
とが6M 1mされている。また、このようなイオンビ
ームキユアリング(IBC処理)の有無による差は、電
流密度が高い程顕著であり、従って特に本実施例はイオ
ン電流の大きいものに適用して良好な結果を得ることが
できる。また、第2図に目印で示すように、単にU■キ
ュアのみからなるものと比較してもイオンビー1、ニド
ニアリングの有効性が分かる。
次に、本発明の他の実施例として、上記第1のイオン注
入と上記第2のイオン注入とではイオン電流密度が異な
るようにすることで上述の目的を達成することができる
即ち、上述のように制御性、再現性を改善するための第
1のイオン注入は、そのイオン電流密度を不純物領域を
形成するための第2のイオン注入のイオン電流密度より
小さくすることで実現することができ、その−例として
、例えば第1のイオン注入では250Ke’Vのイオン
加速エネルギーで、不純物を20μAのイオン電流密度
で打ち込み、第2のイオン注入ではイオン加速エネルギ
ー一定で、不純物を48〜72μAのイオン電流密度で
打ち込むことにより容易に実現することができる。
ここで、注入される不純物については、限定されるもの
ではなく、フォトレジスト膜により選択的に形成される
不純物領域を形成するための不純物と同じ不純物でも良
く、また、導電性に寄与しないシリコンやゲルマニウム
等の不純物であっても良い。又、更にフォトレジスト膜
の架橋反応等を促進するような他の不純物であっても良
い。
また、さらに他の実施例としては、上記第1のイオン注
入と上記第2のイオン注入とではイオン加速エネルギー
が異なることを特徴とする半導体装置の製造方法とする
ことができ、上記第1のイオン注入のイオン加速エネル
ギーを上記第2のイオン注入のイオン加速エネルギーよ
り例えば小さくすることにより、フォトレジスト膜から
放出するガスの発生を防止して、真空度の低下を抑え、
もって半導体装置製造の制御性、再現性を高めることが
できる。そして、この場合にも第1のイオン注入で注入
される不純物については、同様に限定されるものではな
く、フォトレジスト膜により選択的に形成される不純物
領域を形成するための不純物と同じ不純物でも良い。た
だしこの場合には基板の深さ方向の不純物プロファイル
等を考慮する必要がある。
また、第1のイオン注入に用いる不純物を、導電性に寄
与しないシリコンやゲルマニウム等の不純物とすること
もでき、特にこの場合には上記不純物プロファイルを問
題にせず、フォトレジスト膜からのガスの放出を抑える
ことができる。
なお、更にフォトレジスト膜の架橋反応等を促進するよ
うな他の不純物であっても良い。
また、他の実施例として、第1のイオン注入と第2のイ
オン注入で、イオン電流密度とイオン加速エネルギーの
双方を変えるようにしても良く、この場合にもフォトレ
ジスト膜から放出するガスの発生を防止して、真空度の
低下を抑え、もって半導体装置製造の制御性1再現性を
高めることができる。
〔発明の効果〕
本発明の半導体装置の製造方法は、不純物領域の形成の
ための第2のイオン注入を行う前に、フォトレジスト膜
からのガスの発生を防止するための第1のイオン注入を
行うため、真空度の低下がなく、このためシート抵抗値
のばらつき等の弊害が防止され、半導体装置の製造の際
の制御性、再現性を高めることができる。そして、本発
明を半導体装置の製造工程に適用することにより、良好
で特性の安定した半導体装置を効率良く製造することが
できる。
【図面の簡単な説明】
第1図は本発明の半導体装置の製造方法にかかる処理を
施した場合のイオン注入時間と真空度の関係の一例を示
す図、第2図はIBC処理有りとIBC処理無しの場合
を比較した例を示す図である。また、第3図は従来の半
導体装置の製造方法におりる問題点を説明するためのイ
オン注入時間と真空度の関係の一例を示す図、第4図は
イオン注入に際しての真空度とシート抵抗値の相関関係
の一例を示す図である。 特 許 出 願 人  ソニー株式会社代理人   弁
理士     小池 見回         田村榮− @争に鼻τ−\11(Ω/口) ” +9 ’311k (X10−’ Torr)鳴湛
占T−\u (・1.) 最暗潰(×10 Torr)

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上のフォトレジストをマスクとして所
    定のイオン注入を行う半導体装置の製造方法において、 第1のイオン注入によって上記フォトレジストからガス
    を放出させた後、第2のイオン注入を行って所定の濃度
    の不純物領域を形成する半導体装置の製造方法。
  2. (2)上記第1のイオン注入と上記第2のイオン注入と
    ではイオン電流密度が異なることを特徴とする特許請求
    の範囲第1項記載の半導体装置の製造方法。
  3. (3)上記第1のイオン注入と上記第2のイオン注入と
    ではイオン加速エネルギーが異なることを特徴とする特
    許請求の範囲第1項記載の半導体装置の製造方法。
JP6315486A 1986-03-20 1986-03-20 半導体装置の製造方法 Pending JPS62219920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6315486A JPS62219920A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6315486A JPS62219920A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62219920A true JPS62219920A (ja) 1987-09-28

Family

ID=13221030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6315486A Pending JPS62219920A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62219920A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049181A (ja) * 2002-01-17 2007-02-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008500729A (ja) * 2004-05-24 2008-01-10 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 安定かつ反復可能なプラズマイオン注入方法及び装置
US7615473B2 (en) 2002-01-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of introducing ion and method of manufacturing semiconductor device
WO2009111665A3 (en) * 2008-03-05 2009-11-26 Varian Semiconductor Equipment Associates Use of chained implants in solar cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049181A (ja) * 2002-01-17 2007-02-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7615473B2 (en) 2002-01-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of introducing ion and method of manufacturing semiconductor device
JP2008500729A (ja) * 2004-05-24 2008-01-10 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 安定かつ反復可能なプラズマイオン注入方法及び装置
JP2012178571A (ja) * 2004-05-24 2012-09-13 Varian Semiconductor Equipment Associates Inc 安定かつ反復可能なプラズマイオン注入方法及び装置
WO2009111665A3 (en) * 2008-03-05 2009-11-26 Varian Semiconductor Equipment Associates Use of chained implants in solar cells
US7727866B2 (en) 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells
KR101409925B1 (ko) * 2008-03-05 2014-06-20 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 기판을 이용하여 솔라 셀을 제조하는 방법

Similar Documents

Publication Publication Date Title
US4377437A (en) Device lithography by selective ion implantation
US5651860A (en) Ion-implanted resist removal method
US20060201911A1 (en) Methods of etching photoresist on substrates
JPH0770524B2 (ja) 半導体装置の製造方法
JPS59101826A (ja) 荷電粒子ビ−ム処理前のフオトレジスト前処理のための方法
JPS62219920A (ja) 半導体装置の製造方法
US7728312B2 (en) Apparatus and method for partial ion implantation
US4552831A (en) Fabrication method for controlled via hole process
US5286978A (en) Method of removing electric charge accumulated on a semiconductor substrate in ion implantation
JPH04133325A (ja) パターン形成方法
US6982215B1 (en) N type impurity doping using implantation of P2+ ions or As2+ Ions
KR100286769B1 (ko) 반도체 소자의 제조방법
JPH11307038A (ja) 不純物遮断装置を備えるイオン注入装置
KR100252755B1 (ko) 반도체 장치의 이온 주입 공정 방법
EP0424925B1 (en) Method of removing electric charge accumulated on a semiconductor substrate in ion implantation
JPH0567579A (ja) 半導体装置の製造方法
JPH07220671A (ja) イオン注入方法
JPH05326680A (ja) 半導体装置の製造方法
JPH10284468A (ja) 半導体装置の製造方法
JPH0562923A (ja) 半導体装置の製造方法
JPH10106967A (ja) イオン注入法
JPS61163635A (ja) 半導体不純物添加装置
JPH05243173A (ja) 半導体装置の製造方法
JPH02291122A (ja) 半導体装置の製造方法
JPH0786148A (ja) レジスト膜の硬化方法