KR100252755B1 - 반도체 장치의 이온 주입 공정 방법 - Google Patents

반도체 장치의 이온 주입 공정 방법 Download PDF

Info

Publication number
KR100252755B1
KR100252755B1 KR1019970029678A KR19970029678A KR100252755B1 KR 100252755 B1 KR100252755 B1 KR 100252755B1 KR 1019970029678 A KR1019970029678 A KR 1019970029678A KR 19970029678 A KR19970029678 A KR 19970029678A KR 100252755 B1 KR100252755 B1 KR 100252755B1
Authority
KR
South Korea
Prior art keywords
ion implantation
photoresist layer
photoresist
implanted
electron beam
Prior art date
Application number
KR1019970029678A
Other languages
English (en)
Other versions
KR19990005480A (ko
Inventor
홍상기
권혁진
전상호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029678A priority Critical patent/KR100252755B1/ko
Publication of KR19990005480A publication Critical patent/KR19990005480A/ko
Application granted granted Critical
Publication of KR100252755B1 publication Critical patent/KR100252755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
반도체 장치의 이온 주입 공정시 이온 주입되는 불순물의 양을 정확히 조절할 수 있는 이온 주입 공정 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
반도체 기판 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 전자빔 처리하는 단계; 및 상기 포토레지스트 패턴을 이온 주입 장벽으로 하여 상기 반도체 기판에 이온 주입하는 단계를 포함하여 이루어진 반도체 장치 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.

Description

반도체 장치의 이온 주입 공정 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 고 에너지를 사용하고, 포토레지스트막을 이온 주입 장벽으로 이용한 이온 주입 공정 방법에 관한 것이다.
일반적으로 이온 주입(Ion Implantation)법이란 고온 확산에 의한 반도체 소자의 불순물 도핑 공정을 대체하기 위하여, 불순물 원자의 이온을 전기장으로 가속하여 목표물(웨이퍼)속으로 불순물을 넣어 주는 공정이다.
가장 일반적으로 사용되는 이온 주입은 반도체 장치의 제조시 실리콘 기판에 불순물을 넣어 주는 공정이다. 붕소(B), 인(P)이나 비소(As)와 같은 불순물 이온을 주입시킬 때 30 ∼ 500KeV의 에너지를 사용하면 실리콘 표면 밑으로 100Å 내지 10,000Å의 깊이까지 이온을 주입시킬 수 있다.
이온이 주입되는 깊이는 이온주입시 에너지에 의존성을 나타내므로 사용 목적에 따라 적합한 깊이를 조절할 수 있는 장점이 있다.
일반적으로, 이온 주입은 주입되는 불순물 이온의 농도를 정확히 조절할 수 있고, 불순물의 주입되는 깊이에 따른 불순물의 분포(depth profile)를 정확히 조절할 수 있다. 또한 저온으로 공정이 이루어지기 때문에, 고온 확산 공정에 비해 측면 퍼짐 현상을 줄일 수 있으며, 불순물 이온의 웨이퍼내 농도 균일성이 우수하다는 장점이 있다.
저온 공정이 갖는 또 다른 의미는, 상온(常溫)의 저온에서만 안정된 이온 주입 장벽으로서 사용할 수 있는 포토레지스트를 이온 주입 장벽으로 사용할 수 있다는 것이다.
보통 집적회로 제작시 이온 주입을 위한 이온 주입 장벽으로 사용되는 다른 물질로는, 산화막, 질화막, 폴리 실리콘막등 있다. 이러한 막들은 고온 공정을 필요로 하고, 포토레지스트를 사용한 경우보다 부수적인 공정이 더 따른다. 그리고 이온 주입 공정은 진공 중에서 진행되는 건식 공정이다.
일반적으로, 반도체 소자 제조 공정에서 불순물 이온을 실리콘 기판에 주입하는 이온 주입 공정에서 이온 주입 장벽용으로 사용되는 포토레지스트의 두께는 1.0㎛ 내외이나 1㎹ 이상의 고전압을 사용하는 고에너지 이온 주입 공정의 경우에는 3.0㎛ 이상 두께의 포토레지스트가 요구된다.
그러나, 이와 같은 두꺼운 포토레지스트를 사용하면 탈가스(outgassing)문제가 발생하게 된다. 여기서 포토레지스트의 탈가스는, 실리콘 기판으로 주입되는 불순물 이온이, 실리콘 기판으로 주입됨과 동시에 포토레지스트에 충돌하여 유도된다.
즉, 포토레지스트 내에 위치하는 수소 및 질소 가스등이 챔버내로 빠져 나오는 현상이다. 이와 같이 챔버내로 빠져나온 포토레지스트 내의 수소 및 질소 가스 입자들은, 이온 주입 공정시 실리콘 기판으로 주입되는 불순물 이온들과 충돌한다. 이러한 충돌에 이하여 불순물 이온의 차지(charge)량이 변화되어, 결과적으로 이온 주입되는 불순물 농도의 과도 및 부족 현상을 유발한다.
이온 주입 공정으로 주입되는 불순물의 농도는 주입되는 불순물 이온들의 차지량의 총합으로 계산되고, 이에 본래의 이온이 갖는 차지량이 아닌 변화된 차지량을 갖게 되면 불순물 농도의 오차가 유발되어진다.
이러한 문제점을 개선하기 위하여 좀더 개선된 방법으로, 이온 주입 공저 전에 포토레지스트의 자외선 베이크를(UV bake) 실시하는 방법이 사용된다.
도1a 및 도1b는 종래의 이온 주입 공정을 위하여 포토레지스트막을 패터닝한 공정 단면도이다.
먼저, 도1a에 도시된 바와 같이, 실리콘 기판(11)상에 포토레지스트막(12)을 도포한다. 그리고, 레티클 노광마스크(13)를 통한 광원을 투과하여 노광 공정을 진행한다.
다음으로 도1b에 도시된 바와 같이, 노광된 지역의 잔류된 포토레지스트 패턴(12)의 탈가스(outgassing)를 방지하기 위하여 자외선 베이크(Ultra Violet bake)를 실시한다.
이 경우, 두꺼운 포토레지스트막의 두께를 못이겨 자외선 베이크 공정중 포토레지스트막이 플로우(flow)되는 문제가 있다. 이와 같은 포토레지스트막의 플로우 현상은 후속의 이온주입시 그늘 현상을 유발하여 실리콘 기판에 이온 주입되지 않은 영역이 발생하는 문제를 유발하게 된다.
이와 같이 자외선 베이크 공정으로 인하여 포토레지스트의 플로우 현상이 발생하는 이유는, 포토레지스트의 자외선 베이크 공정중에 포토레지스트의 내부 및 외부 사이에서 밀도의 차이가 발생하기 때문이다.
즉, 열에너지를 이용하는 자외선 베이크 공정으로 포토레지스트의 외부가 내부보다 상대적으로 먼저 경화(硬化)가 일어난다. 이에 자외선 베이크가 진행되는 동안 포토레지스트 내부 입자들의 열팽창 운동이 포토레지스트의 외부보다 내부에서 훨씬 활발하게 이루어져, 결국 포토레지스트의 플로우 현상이 나타나게 된다.
또한 전술한 바와 같은 공정에서, 이온 주입 공정시 이온 주입빔의 전류와 포토레지스트의 탈가스량은 비례하는 관점에서, 이온주입시의 최상한의 전류값은 100㎂정도로 제한하여 탈가스를 최소화시키고 있다. 그러나 고농도의 불순물을 주입해야 할 경우, 이온 주입 전류가 낮아 이온 주입 공정시간이 지나치게 길어지게 되는 문제점이 따른다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 이온 주입 장벽으로 포토레지스트를 사용하는 공정에서 발생되는 탈가스를 방지하여 이온 주입되는 불순물의 농도를 정확하게 조절할 수 있는 반도체 장치의 이온 주입 방법을 제공함을 그 목적으로 한다.
도1a 및 도1b는 종래의 이온 주입 공정을 위하여 포토레지스트막을 패터닝한 공정 단면도,
도2a 및 도2b는 본 발명의 일실시예에 따른 이온 주입 공정을 위한 포토레지스트의 패터닝한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 포토레지스트
23 : 이온 주입 마스크
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 전자빔 처리하는 단계; 및 상기 포토레지스트 패턴을 이온 주입 장벽으로 하여 상기 반도체 기판에 이온 주입하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따라 이온 주입 공정을 위하여 포토레지스트를 패터닝한 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 실리콘 기판(21)상에 포토레지스트막(22)을 도포한다. 그리고 레티클 노광마스크(23)를 통한 광원을 입사시켜 노광 공정을 진행한다.
다음으로 도2b에 도시된 바와 같이, 현상 공정 후에, 노광된 지역의 잔류된 포토레지스트(22)의 탈가스(outgassing)를 방지하기 위하여 전자빔(Electron beam)처리를 한다.
본 발명에서 사용한 전자빔 처리 공정의 진행 조건을 자세히 설명한다.
전자빔을 이용한 포토레지스트의 전자빔 처리 공정은 전자를 고전압으로 가속시킨 후 포토레지스트 내에 주입하는 것이다. 이에 가속된 전자와 포토레지스트 성분간의 충돌이 발생하게 되고, 이에 포토레지스트 내부의 질소, 수소 등이 빠져 나오는 동시에 포토레지스트는 경화(硬化)된다.
여기서, 전자빔 처리 공정에 의해 포토레지스트 내로 주입되는 전자의 깊이는, 주입 에너지에 의존성을 나타내므로 주입 에너지를 적절히 설정하여 주입되는 전자를 포토레지스트 내에 고르게 위치시킨다.
전자빔 처리 공정에서 사용되는 전장의 세기는 포토레지스트의 두께에 따라 정해진다. 포토레지스트가 두꺼우면 전장의 세기를 증가시키고, 반대로 포토레지스트가 얇으면 전장의 세기를 감소시킨다.
예를 들면, 포토레지스트가 3㎛ 이면 전장의 세기를 9∼12KeV로 하고, 3.5㎛이면 11∼14KeV로, 4㎛ 이면, 13∼16KeV로 각각 변화를 줄 수 있다.
또, 전자빔 처리 공정은 전술한 바와 같이 한 단계의 공정으로 진행할 수도 있고 다 단계의 공정으로 진행할 수도 있다. 여기서 전자빔 처리 공정을 다 단계로 진행하게 되면 전장의 세기 레벨을 3∼4 단계로 나누어 진행하는데, 차차 전장의 세기를 줄여 주면서 공정을 실시한다.
예를 들면, 포토레지스트가 3㎛일 때에는 전장의 세기 레벨을 11KeV, 8KeV, 5KeV, 3KeV로 낮추면서 진행할 수 있다. 다단계로 전자빔 처리 공정을 진행하게 되면 전자를 포토레지스트 내부에 고루 분포시킬 수 있기 때문에 균일한 포토레지스트의 전자빔 처리의 효과를 얻을 수 있다.
전술한 바와 같이 전자빔 처리를 실시하게 되면, 포토레지스트의 탈가스의 소스인 질소 및 수소 등을 사전에 제거 시킬 수 있어 고 전기장의 이온 주입 공정시의 포토레지스트의 탈가스를 최소화 시킬 수 있게 된다.
또한, 종래의 자외선 베이크 공정시에 발생했던 포토레지스트 플로우 문제도 배제할 수 있어 포토레지스트의 프로파일의 변화 없는 이상적인 고 전기장 이온 주입 공정을 적용할 수 있게 된다.
베이크 종류 이온 주입 장비의 압력
베이크 공정-무 1.192E-5 Torr
자외선 베이크 공정 7.784E-6 Torr
전자빔 처리 공정 7.392E-6 Torr
표1은 포토레지스트 베이크 공정의 종류와 각각의 베이크 공정에 따른 챔버내의 압력을 나타낸다. 표1에 나타난 바와 같이, 전자빔 처리 공정시 챔버내의 압력 개선 효과가 크다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 반도체 장치의 이온 주입을 위한 포토레지스트막의 패턴 공정시, 포토레지스트막이 두꺼워짐에 따라 증가되는 탈가스를 줄이기 위하여 포토레지스트막을 전자빔 처리 공정으로 포토레지스트의 탈가스 및 정확한 이온 주입 농도를 조절할 수 있다.

Claims (3)

  1. 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 전자빔 처리하는 단계; 및
    상기 포토레지스트 패턴을 이온 주입 장벽으로 하여 상기 반도체 기판에 이온 주입하는 단계를 포함하여 이루어진 반도체 장치 제조 방법.
  2. 제1항에 있어서,
    상기 전자빔 처리는 다수회로 이루어지는 반도체 장치 제조 방법.
  3. 제2항에 있어서,
    상기 다수회로 이루어지는 전자빔 처리는 전자빔 에너지를 높은 에너지에서 낮은 에너지로 낮추어 수행하는 반도체 장치 제조 방법.
KR1019970029678A 1997-06-30 1997-06-30 반도체 장치의 이온 주입 공정 방법 KR100252755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029678A KR100252755B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 이온 주입 공정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029678A KR100252755B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 이온 주입 공정 방법

Publications (2)

Publication Number Publication Date
KR19990005480A KR19990005480A (ko) 1999-01-25
KR100252755B1 true KR100252755B1 (ko) 2000-04-15

Family

ID=19512632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029678A KR100252755B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 이온 주입 공정 방법

Country Status (1)

Country Link
KR (1) KR100252755B1 (ko)

Also Published As

Publication number Publication date
KR19990005480A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US8133804B1 (en) Method and system for modifying patterned photoresist using multi-step ion implantation
US4564584A (en) Photoresist lift-off process for fabricating semiconductor devices
EP0443154A2 (en) Apparatus for and method of surface treatment for microelectronic devices
KR19990023521A (ko) 기판 위에 형성되는 포토레지스트 물질을 경화하는 방법
US6472280B2 (en) Method for forming a spacer for semiconductor manufacture
KR100379210B1 (ko) 반도체 웨이퍼 애싱 방법
GB2131226A (en) Method for masking layer pretreatment prior to charged particle beam processing
US6864144B2 (en) Method of stabilizing resist material through ion implantation
KR100252755B1 (ko) 반도체 장치의 이온 주입 공정 방법
JP3459658B2 (ja) 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング
KR100571722B1 (ko) 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법
KR100286769B1 (ko) 반도체 소자의 제조방법
US5186788A (en) Fine pattern forming method
JPS62219920A (ja) 半導体装置の製造方法
KR100215892B1 (ko) 감광막 패터닝방법
KR960013153B1 (ko) 반도체소자 제조공정의 감광막 제거방법
KR20030087163A (ko) 포토레지스트의 선택비 제어방법
KR950005476B1 (ko) 포토리지스트를 이용한 반도체 소자 특성 개선 방법
KR0179339B1 (ko) 감광막패턴 형성방법
KR100328812B1 (ko) 이온 주입방법
KR100801735B1 (ko) 반도체 소자의 이온주입방법
KR100312806B1 (ko) 반도체 브리지 형성방법
Current et al. Status Of The Production Use Of Ion Implantation For IC Manufacture And Requirements For Competitive Application Of Focused Ion Beams
JPH01191424A (ja) レジスト硬化処理方法
KR920002025B1 (ko) 원자외선을 이용한 감광성 내식막 경화방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee