JPH05243173A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05243173A
JPH05243173A JP4343592A JP4343592A JPH05243173A JP H05243173 A JPH05243173 A JP H05243173A JP 4343592 A JP4343592 A JP 4343592A JP 4343592 A JP4343592 A JP 4343592A JP H05243173 A JPH05243173 A JP H05243173A
Authority
JP
Japan
Prior art keywords
substrate
ion
energy
impurity
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4343592A
Other languages
English (en)
Inventor
Takashi Kawakubo
隆 川久保
Minoru Obata
稔 小畑
Kenya Sano
賢也 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4343592A priority Critical patent/JPH05243173A/ja
Publication of JPH05243173A publication Critical patent/JPH05243173A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】基板における結晶欠陥の発生が抑制され、且つ
半導体基板の表層に極めて浅い高濃度不純物領域を形成
すること。 【構成】イオン源1で不純物をイオン化し、生成された
イオンを引出し電極2によって少なくとも10keV以
上のエネルギーで引出して質量分離器3に供給する。続
いて、質量分離器3において基板に導入されるべき不純
物のイオンのみを選択して減速電極4に導く。減速電極
4において当該イオンビームを約2keV以下の超低エ
ネルギーに減速させた後、走査電極5によって走査させ
て半導体基板6の所定領域に打込む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
【0002】
【従来の技術】従来より、半導体装置の製造プロセスに
おいて、基板に導電性不純物を導入する方法として、ガ
スまたは固体を不純物の拡散源とする熱拡散法と、イオ
ン注入法とが知られている。
【0003】これらのうち、熱拡散法では、導入する不
純物元素を含むガス拡散源ないしは固体拡散源から基板
表層への不純物元素の取込みと、基板内部へ不純物の熱
拡散とが同時に生じるため、基板の深さ方向の不純物濃
度の制御性に基本的に限界がある。即ち、基板表層への
不純物元素の取込み量は、基板への不純物元素の熱拡散
温度における熱平衡的な固溶濃度以下に限られ、特に基
板ががSiである場合、基板表面に厚さ約1〜3nmの
自然酸化膜が形成し、基板表層への拡散に対して障壁層
の役割をするため、超微細LSI等の製造に不可欠な、
高濃度であり且つ極めて浅い不純物の導入は困難であっ
た。
【0004】近年、以上のような熱拡散法の欠点を回避
する目的で、イオン注入法が広く採用されている。この
イオン注入法は、導入される不純物元素のイオンまたは
同不純物元素を含む化合物のイオンを、約10keV〜
数MeVの加速エネルギーで基板に打込み、該イオンを
基板表面から深さ約10〜1000nmの領域に注入す
る方法である。当該方法では、イオンの注入は非熱平衡
的に行われるため、熱力学的な平衡関係と独立に注入条
件の制御が可能である。イオン注入おいて広く用いられ
ているLSS理論によると、注入領域の深さおよび分布
の幅は上述したイオンの加速エネルギーにほぼ比例し、
注入量はイオンの打込み量にほぼ比例するため、基板の
表層に高濃度不純物領域を形成する上で、制御性および
再現性に優れている。
【0005】しかしながら、上記イオン注入法において
は、高エネルギーのイオンが基板に照射されるため、基
板の結晶に多量の欠陥が誘起されると共に、導入された
不純物が不活性化する。この点を解決するため、イオン
注入後の基板に対して約600〜1000℃でアニール
が施されるが、この処理によっても、更なる問題が生じ
る。即ち、アニール温度が高くなるほど基板の結晶欠陥
の回復度は大きい反面、過度の不純物拡散が生じて、形
成される不純物領域の基板表面からの深さの制御性が低
下する。また、基板の表層に極めて浅い不純物層を形成
する場合、例えば、Si基板の表面より0.1μm 以内
の深さにホウ素を注入する場合には、LSS理論による
と10keV程度以下のエネルギーにする必要がある
が、エネルギーが小さくなると単結晶基板の特定の方位
に注入深さの分布が大きくなる、所謂チャネリングと呼
ばれる現象が顕著に発生する。このため、不純物イオン
の濃度分布が、LSS理論による計算値に比べて、基板
表面からの深さ方向に大きくテールを引くようになり、
非常に浅い注入分布を得ることが困難になる。更に、イ
オン注入エネルギーを、10keVより小さくすると、
注入イオンによる基板原子に対するスパッタリング作用
が急増し、また装置の制約上、注入イオンビーム量が急
激に減少する等の問題点も生じる。結果的に、従来のイ
オン注入法では、特に微細LSIの製造プロセスにおけ
る高濃度であり且つ極めて浅い不純物領域の形成が困難
である。
【0006】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたもので、その課題とするところは、基板
における結晶欠陥の発生が抑制され、且つ半導体基板の
表層に極めて浅い高濃度不純物領域を形成し得る工程を
具備した、半導体装置の製造方法を提供することであ
る。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、質量分離方式イオン注入法に従って、半導体
基板の所定領域に導電性不純物を導入する工程であっ
て、半導体基板に打込まれる時点のイオンビームのエネ
ルギーを、該イオン注入によって発生する半導体基板の
結晶欠陥が後のアニールによる回復を要しない程度に抑
制され得るレベルに制御することを特徴とする工程を具
備する。
【0008】本発明の方法では、イオン注入法に従って
半導体基板に導電性不純物を導入する工程において、基
板に打込まれる時点のイオンビームの加速エネルギー
を、上述したような特定のレベル、具体的には、従来の
同エネルギーに比べて極めて低いレベルに設定する。好
ましくは、当該基板に打込まれる時点のイオンビームの
エネルギーは、約2keV以下の超低エネルギーに制御
され得る。
【0009】前記イオン注入法によって半導体基板に導
入される導電性不純物としては、例えば、リン,ヒ素,
ホウ素等の半導体に通常使用され得る不純物が挙げられ
る。これら不純物は、形成されるべき不純物領域の導電
型の種類に因って適宜選択され、イオンビームとして基
板に打込まれる。以下に、本発明における質量分離方式
イオン注入のプロセスの一例を図1を参照して説明す
る。
【0010】図1は、本発明に使用される特殊な質量分
離式イオン注入装置の概略構成を示す。当該装置におい
て、まず、イオン源1でガス状の不純物(放電ガス)が
イオン化され、生成されたイオンは引出し電極2によっ
て少なくとも10keV以上のエネルギーで引出されて
質量分離器3に入る。質量分離器3では、基板に導入さ
れるべき不純物のイオンのみが選択されて減速電極4に
供給される。この減速電極4において、イオンビームは
上述したような超低エネルギーに減速された後、走査電
極5によって走査され、半導体基板6の所定領域に打込
まれる。
【0011】尚、通常用いられている質量分離方式のイ
オン注入装置では、減速電極が設けられておらず、イオ
ン源より一定のエネルギーのイオンを引出した後、これ
を加速させて基板に対する打込みを行う。従って、超低
エネルギーのイオンビームを得るためには、イオン源よ
りのイオンの引出しを可能な限り低いエネルギーで行う
必要がある。しかしながら、イオンビームの加速エネル
ギーを約10keV以下に設定すると充分なイオン電流
が得られないため、例えば約2keV以下の超低エネル
ギーのイオンビームによるイオン打込みを実現すること
は不可能である。このため、半導体基板に打込まれる時
点において超低エネルギーであり、且つ大電流のイオン
ビームを得るためには、図1に示す如き装置を使用した
プロセス、即ち、充分なイオン電流が得られるべきエネ
ルギーレベル(引出し電圧)でイオン源よりイオンビー
ムを引出した後、これを減速させて上述したような超低
エネルギーに制御することが好ましい。具体的には、約
10keV以上、好ましくは20keV以上のエネルギ
ーレベルでイオン源よりイオンビームを引出す。
【0012】また、図1においては、基板全体に均一に
イオン注入を行うために、走査電極5によって基板6上
の走査を行っているが、イオンビームの加速エネルギー
が数100eV以下になると走査電極等によるビームの
取扱いが困難になる。この場合、図1に示す装置では、
走査電極によるビーム走査に替り、基板6の回転や移動
により基板全体に均一にイオン注入を行うこともでき
る。更に、減速電極4を基板6の直前に設けることによ
り、超低エネルギーのイオンビームの取扱いを容易に行
うことができる。
【0013】本発明では、不純物イオン注入による半導
体基板の損傷をより低減するという点で、図1に示す如
き装置を使用したプロセスに従って、半導体基板に打込
まれる時点のイオンビームのエネルギーを、好ましくは
100eV以下、より好ましくは半導体基板の結晶を構
成する原子の結合エネルギー(Si基板で約15eV)
程度に制御することが好ましい。しかしながら、上記減
速電極を具備した装置を使用したプロセスを採用した場
合においても、イオン源の質および空間電荷効果等に起
因して、イオンビームのエネルギーが低下するに伴い、
その輸送効率が小さくなりビーム電流が低下することが
ある。このため、半導体基板に打込まれる時点のイオン
ビームのエネルギーは、イオンビーム電流が充分に取れ
る範囲内で可能な限り低下させることが必要である。但
し、不純物としてホウ素を使用する場合、基板に発生す
る損傷の深さを、その表面から5nmまでの範囲に抑え
るために、前記半導体基板に打込まれる時点のイオンビ
ームのエネルギーは、少なくとも2keV以下に制御す
ることが好ましい。
【0014】尚、このような超低エネルギーのイオンビ
ームを使用した場合は、イオンの注入深さが極めて浅く
なり、同時にイオンビームによる、基板原子および既に
注入された不純物原子に対するスパッタリング作用が大
きくなるため、不純物元素の注入量の制御に誤差が生じ
たり、また注入量が飽和することがある。このスパッタ
リング現象は、照射イオンと基板原子との組合せにより
若干異なるが、100eV〜10keVの範囲で顕著に
生じ、50eV以下では殆ど生じない。この点を考慮し
て、イオンビームのエネルギーをできるだけ小さくする
ことが望ましい。 本発明では、以上のようなイオン注
入時において、半導体基板の温度を、必要に応じて約3
00〜1000℃の範囲内に保持することができる。ま
た、同様に、イオン注入後、半導体基板の温度を約30
0〜1000℃に保持することもできる。このような基
板に対する熱処理によって、基板に打込まれた不純物イ
オンは熱拡散を起こす。この現象を利用し、前記熱処理
の温度を適宜設定することによって、形成される不純物
領域の深さを自在に調節することができる。
【0015】
【作用】本発明の方法によれば、質量分離方式イオン注
入法に従って、半導体基板に導電性不純物を導入する工
程において、基板に打込まれる時点のイオンビームの加
速エネルギーを、上述したような超低エネルギーに設定
することにより、基板の結晶に損傷を与えることなく不
純物イオンを注入することが可能になる。特に、基板の
結晶欠陥が低減されて、後に高温でのアニールによる欠
陥の回復が不要であることから、過度の不純物拡散が防
止され、更に、必要に応じて上述したイオン注入と同時
に、あるいはイオン注入後に基板に対して従来のアニー
ルに比べて低温の熱処理を施すことによって、形成され
る不純物領域の深さの制御性が向上する。
【0016】また、Si基板を用いた場合に特に問題と
なる、基板表面に形成され不純物拡散に対して障壁層と
なる自然酸化膜は、前記超低エネルギーのイオンビーム
のスパッタ作用によって、基板の結晶に対する損傷が最
小限に抑えられた上で除去され得る。
【0017】尚、上述したような自然酸化膜の除去は、
導入される不純物のイオンビーム自体によってもなされ
るが、当該イオンビームは超低エネルギーでありスパッ
タ作用が小さいため、充分に行われない場合もある。従
って、特に半導体基板に打ち込まれる時点のエネルギー
が100eV以下のイオンビームを用いる場合では、必
要に応じて、予め、約500〜800℃に加熱された基
板し対し加速エネルギー約500eV〜2keVの不純
物イオンビームまたはアルゴン等の不活性ガスのイオン
ビームを供給して、前記自然酸化膜を除去することもで
きる。
【0018】
【実施例】以下、本発明を実施例によって説明する。 実施例
【0019】図1に示す質量分離式イオン注入装置を用
い、本発明によるイオン注入法に従って、半導体基板に
対して導電性不純物の導入を行った。尚、イオン源1と
してはプラズマフィラメント型イオン源を、半導体基板
6としては直径75mm,比抵抗3Ω・cmのP型Si
基板を夫々用いた。
【0020】まず、放電ガスBF3 をイオン源1におい
てイオン化し、引出し電極2より電圧25keVで引出
して質量分離器3に導入した。続いて、質量分離器3に
おいてB+ を取り出した。このB+ イオンを減速電極4
で加速電圧500eV、イオン電流800μAに制御
し、2×10-7Torrの真空下において800℃に保
持された基板6に対してこれを走査しながら30秒間照
射して、基板上の自然酸化膜をスパッタにより除去し
た。この後、B+ イオンの加速電圧を100eVに低下
させ、イオン電流30μAで、基板6を走査しながら3
0秒間照射して、不純物濃度1×1014/cm2 のイオン
注入を行った。
【0021】以上のプロセス終了後のSi基板につい
て、RBS(ラザフォード後方散乱分析)により、基板
表面からの深さ方向における不純物濃度(ホウ素濃度)
プロファイルを測定した。結果を図2に示す。この結果
より、本発明におけるイオン注入法によれば、不純物濃
度1019/cm3 以上の高濃度拡散層が、基板表面より深
さ約50nmまでの非常に浅い領域に形成されているこ
とが判る。また、当該Si基板について、シート抵抗を
測定したところ、基板に注入された不純物イオンは、ほ
ぼ100%活性化していた。 比較例
【0022】比較例として、従来のイオン注入装置、即
ち減速電極が設けられていない装置を使用し、実施例と
同様の基板および放電ガスを用いて、イオン注入を行っ
た。イオンの加速電圧は実用的なイオン電流値をとるこ
とのできる下限値の10keVとした。また、チャネリ
ングの発生を低減させるため、基板の鉛直面(方向)に
対して7゜のオフセット角で、室温において不純物濃度
2×1014/cm2 のイオン注入を行った。更に、注入さ
れた不純物を活性化させるため、窒素雰囲気下で赤外線
照射を行い、1000℃で10秒間のアニールを行っ
た。
【0023】以上のようなイオン注入後およびアニール
後のSi基板について、同様にRBSにより基板表面か
らの深さ方向における不純物濃度プロファイルを測定し
た。結果を図3に示す。この結果より、従来のイオン注
入法では、下限の10keVのエネルギーでイオンビー
ムを引出して注入を行っても、注入後に既に、チャネリ
ング発生の影響で、不純物イオンの濃度分布が基板表面
からの深さ方向に大きくテールを引いている。更にアニ
ール後ではこのテールがより深く進行することが判る。
即ち、従来のイオン注入法では、基板表面より深さ約1
00nmまでの非常に浅い不純物拡散層を形成すること
が困難であることは明らかである。
【0024】
【発明の効果】以上詳述したように、本発明の半導体装
置の製造方法によれば、質量分離方式イオン注入法によ
る半導体基板への不純物導入の工程において、基板にお
ける結晶欠陥の発生が抑制され、半導体基板の表層に極
めて浅く、また導入された不純物元素が活性化された状
態であるような高濃度不純物領域を形成することができ
る。このような不純物領域の形成は、特に微細LSIの
製造プロセス等において重要であり、本発明の工業的価
値は極めて大きい。
【図面の簡単な説明】
【図1】本発明に使用される質量分離式イオン注入装置
の概略構成を示す説明図。
【図2】本発明に従って不純物導入がなされた基板にお
ける、深さ方向での不純物濃度プロファイルを示す線
図。
【図3】従来のイオン注入法に従って不純物導入がなさ
れた基板における、深さ方向での不純物濃度プロファイ
ルを示す線図。
【符号の説明】
1…イオン源、2…引出し電極、3…質量分離器、4…
減速電極、5…走査電極、6…半導体基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 質量分離方式イオン注入法に従って、半
    導体基板の所定領域に導電性不純物を導入する工程であ
    って、 半導体基板に打込まれる時点のイオンビームのエネルギ
    ーを、該イオン注入によって発生する半導体基板の結晶
    欠陥が後のアニールによる回復を要しない程度に抑制さ
    れ得るレベルに制御することを特徴とする工程を具備し
    た半導体装置の製造方法。
JP4343592A 1992-02-28 1992-02-28 半導体装置の製造方法 Pending JPH05243173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4343592A JPH05243173A (ja) 1992-02-28 1992-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4343592A JPH05243173A (ja) 1992-02-28 1992-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05243173A true JPH05243173A (ja) 1993-09-21

Family

ID=12663623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4343592A Pending JPH05243173A (ja) 1992-02-28 1992-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05243173A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253534A (ja) * 2005-03-14 2006-09-21 National Institute Of Advanced Industrial & Technology 半導体素子並びに半導体素子への異種元素の導入方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253534A (ja) * 2005-03-14 2006-09-21 National Institute Of Advanced Industrial & Technology 半導体素子並びに半導体素子への異種元素の導入方法及び装置

Similar Documents

Publication Publication Date Title
US8067302B2 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
US3933530A (en) Method of radiation hardening and gettering semiconductor devices
US3562022A (en) Method of doping semiconductor bodies by indirection implantation
US6069062A (en) Methods for forming shallow junctions in semiconductor wafers
TWI469368B (zh) 在太陽能電池製造中供固態磊晶成長之直流電離子注入
US6200883B1 (en) Ion implantation method
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
US5238858A (en) Ion implantation method
JPH06318559A (ja) 高エネルギーイオン注入による半導体装置の製造方法
KR100571722B1 (ko) 이온 주입된 실리콘의 급속 열 처리(rtp) 방법
JPH05243173A (ja) 半導体装置の製造方法
JP3655491B2 (ja) イオン発生方法およびイオン照射方法
JPS58180028A (ja) 半導体ウエハの処理方法
JPH05251378A (ja) 半導体装置の製造方法
JP2003188110A (ja) ドーピング方法およびイオン注入装置
US6982215B1 (en) N type impurity doping using implantation of P2+ ions or As2+ Ions
JPH02263435A (ja) イオン注入方法及びその装置
JP2522217B2 (ja) イオン注入により生じたシリコン結晶欠陥の抑制方法
US5294557A (en) Implanting impurities in semiconductors and semiconductor implanted with impurities
JP4045642B2 (ja) 半導体デバイスの製造方法
Negrini et al. Phosphorus-enhanced diffusion in silicon induced by implantation damage: dependence on defect depth position
Sedgwick Rapid thermal processing and the quest for ultra shallow boron junctions
JP2517012B2 (ja) 不純物の拡散方法
JPS63119527A (ja) 半導体装置の製造方法
JP3296052B2 (ja) 不純物の活性化方法