JPS62219569A - マルチコレクタ型ラテラルトランジスタ - Google Patents
マルチコレクタ型ラテラルトランジスタInfo
- Publication number
- JPS62219569A JPS62219569A JP61062455A JP6245586A JPS62219569A JP S62219569 A JPS62219569 A JP S62219569A JP 61062455 A JP61062455 A JP 61062455A JP 6245586 A JP6245586 A JP 6245586A JP S62219569 A JPS62219569 A JP S62219569A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- regions
- capture
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000969 carrier Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は集積回路（ＩＣ）に組み込まれるマルチコレク
タ型のラテラルＰＮＰ ｌ−ランジスタの改良に関する
。
タ型のラテラルＰＮＰ ｌ−ランジスタの改良に関する
。
（ロ）従来の技術
従来、半導体集積回路（ＩＣ）に組込まれるラテラルＰ
ＮＰ トランジスタとしては、例えば特開昭５９−２１
５７７０号公報に記載されているものがある。第３図及
び第４図は斯るトランジスタを示し、Ｐ型半導体基板（
１）上に形成したＮ型エピタキシャル層（２）と、基板
（１）表面に設けたＮ＋型の埋込層（３）と、との埋込
層（３）を囲むようにエピタキシャル層（２）を貫通し
たＰ″″型の分離領域（４〉と、分離領域（４）により
島状に分離されたベース領域となる島領域り５）と、島
領域（５）表面に形成したＰ型エミッタ領域（６）と、
エミッタ領域（６）を取り囲むように形成したＰ型の第
１、第２のコレクタ領域（７ａ）（７ｂ）と、Ｎ＋型の
ベースコンタクト領域（８）とで構成きれ、夫々の領域
上にはベース電極Ｂ１エミッタ電極Ｅ１第１、第２のコ
レクタ電極Ｃ□、Ｃ２が配設されている。
ＮＰ トランジスタとしては、例えば特開昭５９−２１
５７７０号公報に記載されているものがある。第３図及
び第４図は斯るトランジスタを示し、Ｐ型半導体基板（
１）上に形成したＮ型エピタキシャル層（２）と、基板
（１）表面に設けたＮ＋型の埋込層（３）と、との埋込
層（３）を囲むようにエピタキシャル層（２）を貫通し
たＰ″″型の分離領域（４〉と、分離領域（４）により
島状に分離されたベース領域となる島領域り５）と、島
領域（５）表面に形成したＰ型エミッタ領域（６）と、
エミッタ領域（６）を取り囲むように形成したＰ型の第
１、第２のコレクタ領域（７ａ）（７ｂ）と、Ｎ＋型の
ベースコンタクト領域（８）とで構成きれ、夫々の領域
上にはベース電極Ｂ１エミッタ電極Ｅ１第１、第２のコ
レクタ電極Ｃ□、Ｃ２が配設されている。
（ハ）発明が解決しようとする問題点
しかしながら、従来の構造では第１、第２のコレクタ領
域（７ａ）（７ｂ）はエミッタ領域（６〉に対して一重
でしかない。従って第１、第２のコレクタ領域（７ａ）
（７ｂ）のうち、例えば第１のコレクタ領域（７ａ）
がＯＮで第２のコレクタ領域（７ｂ）がＯＦＦの状態に
ある場合、エミッタ領域（６）から第２のコレクタ領域
（７ｂ）側へ注入されたキャリア（ホール）はコレクタ
電流とならず、無効電流として基板（１）へ流出してし
まう。そのため消費電力が大きい、電Ｎｔ増幅率を高く
できない欠点があった。
域（７ａ）（７ｂ）はエミッタ領域（６〉に対して一重
でしかない。従って第１、第２のコレクタ領域（７ａ）
（７ｂ）のうち、例えば第１のコレクタ領域（７ａ）
がＯＮで第２のコレクタ領域（７ｂ）がＯＦＦの状態に
ある場合、エミッタ領域（６）から第２のコレクタ領域
（７ｂ）側へ注入されたキャリア（ホール）はコレクタ
電流とならず、無効電流として基板（１）へ流出してし
まう。そのため消費電力が大きい、電Ｎｔ増幅率を高く
できない欠点があった。
（ニ）問題点を解決するための手段
本発明は斯上した欠点に鑑みてな許れ、複数個のコレク
タ領域（１７ａ）（１７ｂ）の外側にこれと対応した複
数個の捕獲領域（１９ａ）（１９ｂ）を設け、且つエミ
ッタ領域（１６）に対して一方向にあるコレクタ領域（
１７ａ）（１７ｂ）とこれとは反対のりｊ向にある捕獲
領域（１９８）（１９ｂ）とを夫々電気的に接続したこ
とを特徴とする。
タ領域（１７ａ）（１７ｂ）の外側にこれと対応した複
数個の捕獲領域（１９ａ）（１９ｂ）を設け、且つエミ
ッタ領域（１６）に対して一方向にあるコレクタ領域（
１７ａ）（１７ｂ）とこれとは反対のりｊ向にある捕獲
領域（１９８）（１９ｂ）とを夫々電気的に接続したこ
とを特徴とする。
（ホ）作用
本発明によれば、ＯＦＦの状態にあるコレクタ領域（１
７ａ）（１７ｂ）側へ注入されたキャリア（ホール）は
、ＯＮの状態にあるコレクタ領域（１７ａ）（１７ｂ）
と電気的に接続された捕獲領域（１９ａ）（１９ｂ）で
回収できるので、基板（１１）への無効電流となってい
た電流を有効にコレクタ電流Ｌ流として利用できる。
７ａ）（１７ｂ）側へ注入されたキャリア（ホール）は
、ＯＮの状態にあるコレクタ領域（１７ａ）（１７ｂ）
と電気的に接続された捕獲領域（１９ａ）（１９ｂ）で
回収できるので、基板（１１）への無効電流となってい
た電流を有効にコレクタ電流Ｌ流として利用できる。
（へ）実施例
以下、本発明の一実施例を第１図および第２図を用いて
詳細に説明する。
詳細に説明する。
本発明によるマルチコレクタ型のラテラルＰＮＰトラン
ジスタは、Ｐ型半導体基板（１１）上に形成したＮ型エ
ピタキシ〜ル層（１２）と、基板（１１）表面に設けた
Ｎ１型の埋込層（１３）と、この埋込層（１３）を囲む
ようにエピタキシャル層（１２）を貫通したＰ＋型の分
離領域（１４）と、分離領域（１４）により島状に分離
されたベース領域となる島領域（１５）と、島領域（１
５）表面に形成したＰ型エミッタ領域（１６）と、エミ
ッタ領域（１６）を取り囲むように形成したＰ型の第１
、第２のコレクタ領域（１７ａ）（１７ｂ）と、Ｎ＋型
のベースコンタクト領域（１８）と、第１、第２のコレ
クタ領域（１７ａ）（１７ｂ）の外側に形成した第１、
第２のコレクタ領域（１７ａ）（１７ｂ）と対応するＰ
型の第１、第２の捕獲領域（１９ａ）（１９ｂ）とで構
成され、ベースコンタクト領域（１８）上とエミッタ領
域（１６）上には夫々ベース電極Ｂとエミッタ電極Ｅが
配設される。
ジスタは、Ｐ型半導体基板（１１）上に形成したＮ型エ
ピタキシ〜ル層（１２）と、基板（１１）表面に設けた
Ｎ１型の埋込層（１３）と、この埋込層（１３）を囲む
ようにエピタキシャル層（１２）を貫通したＰ＋型の分
離領域（１４）と、分離領域（１４）により島状に分離
されたベース領域となる島領域（１５）と、島領域（１
５）表面に形成したＰ型エミッタ領域（１６）と、エミ
ッタ領域（１６）を取り囲むように形成したＰ型の第１
、第２のコレクタ領域（１７ａ）（１７ｂ）と、Ｎ＋型
のベースコンタクト領域（１８）と、第１、第２のコレ
クタ領域（１７ａ）（１７ｂ）の外側に形成した第１、
第２のコレクタ領域（１７ａ）（１７ｂ）と対応するＰ
型の第１、第２の捕獲領域（１９ａ）（１９ｂ）とで構
成され、ベースコンタクト領域（１８）上とエミッタ領
域（１６）上には夫々ベース電極Ｂとエミッタ電極Ｅが
配設される。
そして第１のコレクタ領域（１７ａ）とこれに対応する
第２の捕獲領域（１９ｂ）とを、第２のコレクタ領域（
１７ｂ）とこれに対応する第１の捕獲領域（１９ａ）と
を夫々第１コレクタ電極Ｃ８と第２コレクタ電極Ｃ７と
で電気的に接続している。
第２の捕獲領域（１９ｂ）とを、第２のコレクタ領域（
１７ｂ）とこれに対応する第１の捕獲領域（１９ａ）と
を夫々第１コレクタ電極Ｃ８と第２コレクタ電極Ｃ７と
で電気的に接続している。
本発明の最も特徴とする点は、エミッタ領域（１６）に
対して一方向にあるコレクタ領域（１７ａ＞（１７ｂ）
とそれとは反対の方向にある捕獲領域（１９ａ）（１９
ｂ）とを夫々電気的に接続した点にある。
対して一方向にあるコレクタ領域（１７ａ＞（１７ｂ）
とそれとは反対の方向にある捕獲領域（１９ａ）（１９
ｂ）とを夫々電気的に接続した点にある。
このように構成すると、例えば第１のコレクタ領域（１
７ａ）がＯＮ、第２のコレクタ領域（１７ｂ）がＯＦＦ
の状態にある時、エミッタ領域（１６）から第２のコレ
クタ領域（１７ｂ）側に注入されたキャリア（ホール）
は第２の捕獲領域（１９ｂ）によって回収され、第１の
コレクタ領域（１７ａ）で回収したキャリア（ホール）
と共にコレクタ電流として活用きれる。これは第１、第
２のコレクタ領域（１７ａ）（１７ｂ）の状態が逆でも
同様である。
７ａ）がＯＮ、第２のコレクタ領域（１７ｂ）がＯＦＦ
の状態にある時、エミッタ領域（１６）から第２のコレ
クタ領域（１７ｂ）側に注入されたキャリア（ホール）
は第２の捕獲領域（１９ｂ）によって回収され、第１の
コレクタ領域（１７ａ）で回収したキャリア（ホール）
と共にコレクタ電流として活用きれる。これは第１、第
２のコレクタ領域（１７ａ）（１７ｂ）の状態が逆でも
同様である。
よって本発明によれば、ＯＦＦ状態にあるコレフタ領域
（１７ａ）（１７ｂ）側へ注入体れたキャリア（ホール
）を捕獲領域（１９ａ）（１９ｂ）によって回収し、Ｏ
Ｎ状態にあるコレクタ領域（１７ａ）（１７ｂ）のコレ
クタｔｉｔとして有効に活用できるので、基板（１１）
への無効電流が激減することによって消費電力が減少し
、電流増幅率が増大する。
（１７ａ）（１７ｂ）側へ注入体れたキャリア（ホール
）を捕獲領域（１９ａ）（１９ｂ）によって回収し、Ｏ
Ｎ状態にあるコレクタ領域（１７ａ）（１７ｂ）のコレ
クタｔｉｔとして有効に活用できるので、基板（１１）
への無効電流が激減することによって消費電力が減少し
、電流増幅率が増大する。
尚捕獲領域（１９ａ）（１９ｂ）の形成はエミッタ領域
（１６）及びコレクタ領域（１７ａ）（１７ｂ）の形成
と同時に行えるので、何ら付加的工程を必要としない。
（１６）及びコレクタ領域（１７ａ）（１７ｂ）の形成
と同時に行えるので、何ら付加的工程を必要としない。
また、本実施例では第１、第２のコレクタ領域（１７ａ
）（１７ｂ）ｃ７）面積比を１：１として電流比１：１
を実現しているが、面積比を変えることによって他の電
流比を実現した装置にも適用できる。その際第１、第２
の捕獲領域（１９ａ）（１９ｂ）の面積比を必ずしも電
流比の値にする必要はない。さらに本発明はコレクタ領
域を更に細分割、例えば３分割、４分割したものにでも
適用できる。
）（１７ｂ）ｃ７）面積比を１：１として電流比１：１
を実現しているが、面積比を変えることによって他の電
流比を実現した装置にも適用できる。その際第１、第２
の捕獲領域（１９ａ）（１９ｂ）の面積比を必ずしも電
流比の値にする必要はない。さらに本発明はコレクタ領
域を更に細分割、例えば３分割、４分割したものにでも
適用できる。
（ト）発明の詳細
な説明した如く本発明によれば、ＯＦＦ状態にあるコレ
クタ領域（１７ａ）（１７ｂ）側へ注入されたキャリア
（ホール）をＯＮ状態にあるコレクタ領域（１７ａ）（
１７ｂ）のコレクタ電流として有効に活用できるので、
基板（１１）への無効電流が激減することによって消費
電力が減少し、電流増幅率が増すという利点を有する。
クタ領域（１７ａ）（１７ｂ）側へ注入されたキャリア
（ホール）をＯＮ状態にあるコレクタ領域（１７ａ）（
１７ｂ）のコレクタ電流として有効に活用できるので、
基板（１１）への無効電流が激減することによって消費
電力が減少し、電流増幅率が増すという利点を有する。
さらに本発明には何ら付加的工程を必要としない利点を
も有する。
も有する。
第１図及び第２図は本発明を説明するための平面図及び
Ｉｔ−ＩＩ線断面図、第３図及び第４図は従来のマルチ
コレクタ型ラテラルＰＮＰＩ−ランジスタを示す平面図
及び■−■線断面図である。 （１１）は半導体基板、 （１５）は島領域、 （１６
）はエミッタ領域、 （１７ａ）（１７ｂ）は第１、第
２のコレクタ領域、 （１９ａ）（１９ｂ）は第１、第
２の捕獲領域である。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 ２Ｃ１ 第２図
Ｉｔ−ＩＩ線断面図、第３図及び第４図は従来のマルチ
コレクタ型ラテラルＰＮＰＩ−ランジスタを示す平面図
及び■−■線断面図である。 （１１）は半導体基板、 （１５）は島領域、 （１６
）はエミッタ領域、 （１７ａ）（１７ｂ）は第１、第
２のコレクタ領域、 （１９ａ）（１９ｂ）は第１、第
２の捕獲領域である。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 ２Ｃ１ 第２図
Claims (1)
- （１）ベース領域表面に設けたエミッタ領域と該エミッ
タ領域を囲む複数個のコレクタ領域を具備するマルチコ
レクタ型ラテラルトランジスタにおいて、前記コレクタ
領域の外側に前記コレクタ領域に対応する複数個の捕獲
領域を設け、前記エミッタ領域に対して一方向にある前
記コレクタ領域とそれとは反対の方向にある前記捕獲領
域とを夫々電気的に接続したことを特徴とするマルチコ
レクタ型ラテラルトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062455A JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
| KR1019870002153A KR900003837B1 (ko) | 1986-03-19 | 1987-03-11 | 멀티콜렉터형 래터럴 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062455A JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219569A true JPS62219569A (ja) | 1987-09-26 |
| JPH046091B2 JPH046091B2 (ja) | 1992-02-04 |
Family
ID=13200691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062455A Granted JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS62219569A (ja) |
| KR (1) | KR900003837B1 (ja) |
-
1986
- 1986-03-19 JP JP61062455A patent/JPS62219569A/ja active Granted
-
1987
- 1987-03-11 KR KR1019870002153A patent/KR900003837B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870009488A (ko) | 1987-10-27 |
| JPH046091B2 (ja) | 1992-02-04 |
| KR900003837B1 (ko) | 1990-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500551A (en) | Integrated emitter switching configuration using bipolar transistors | |
| JPH049378B2 (ja) | ||
| JPS62219569A (ja) | マルチコレクタ型ラテラルトランジスタ | |
| JPH11251590A (ja) | 高耐圧半導体デバイス | |
| JPS6359262B2 (ja) | ||
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPH0416442Y2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS62179150A (ja) | マルチコレクタ型ラテラルトランジスタ | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPS59766Y2 (ja) | 半導体装置 | |
| JPS62179151A (ja) | ラテラルトランジスタ | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0711474Y2 (ja) | 半導体装置 | |
| JPS61102074A (ja) | シリ−ズダイオ−ド | |
| JPS61268036A (ja) | 半導体装置 | |
| JPH0344412B2 (ja) | ||
| JPS62109353A (ja) | 半導体集積回路 | |
| JPS6148973A (ja) | 半導体装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS6173364A (ja) | 半導体集積回路装置 | |
| JPS6113956U (ja) | 集積回路に組込まれるツエナ−ダイオ−ド | |
| JPS5835967A (ja) | 半導体装置 | |
| JPS60144968A (ja) | 半導体装置 |