KR900003837B1 - 멀티콜렉터형 래터럴 트랜지스터 - Google Patents
멀티콜렉터형 래터럴 트랜지스터 Download PDFInfo
- Publication number
- KR900003837B1 KR900003837B1 KR1019870002153A KR870002153A KR900003837B1 KR 900003837 B1 KR900003837 B1 KR 900003837B1 KR 1019870002153 A KR1019870002153 A KR 1019870002153A KR 870002153 A KR870002153 A KR 870002153A KR 900003837 B1 KR900003837 B1 KR 900003837B1
- Authority
- KR
- South Korea
- Prior art keywords
- collector
- region
- regions
- emitter
- type
- Prior art date
Links
- 239000000758 substrate Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도 및 제 2 도는 본 발명을 설명하기 위한 평면도 및 II-II선 단면도.
제 3 도 및 제 4 도는 종래의 멀티콜렉터형 래터럴 PNP트랜지스터를 표시하는 평면도 및 III-III선 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 15 : 섬영역
16 : 에미터영역 17a, 17b : 제 1 및 제 2의 콜렉터영역
19a,19b : 제 1 및 제 2의 포획영역
본 발명은 집적회로(IC)에 집어넣는 멀티콜렉터형의 래터럴(Lateral) PNP 트랜지스터의 개량에 관계한다.
종래에는 반도체 집적회로(IC)에 집어넣는 래터럴 PNP트랜지스터로서는 예컨대는 특개소 59-215770호 공보에 기재되어 있는 것이 있다. 제 3 도 및 제 4 도는 이와같은 트랜지스터를 표시하고, P형 반도체기판(1)상에 형성한 N형 에피택셜층(2)과 기판(1) 표면에 설치한 N+형의 매입층(3)과 이 매입층(3)을 포위하듯이 에피택셜층(2)을 관통한 P+형의 분리영역(4)과 분리영역(4)에 의하여 섬모양으로 분리된 베이스영역으로 되는 섬영역(5)과 섬영역(5) 표면에 형성한 P형 에미터영역(6)와 에미터영역(6)을 포위하듯이 형성한 P형의 제 1, 제 2의 콜렉터영역(7a)(7b)과 N+형의 베이스 콘택트영역(8)으로 구성되고, 각각의 영역상에는 베이스전극 B, 에미터전극 E, 제 1, 제 2의 콜렉터전극 C1, C2가 배설되어 있다. 그러나 종래의 구조에서는 제 1, 제 2의 콜렉터영역(7a)(7b)은 에미터영역(6)에 대하여 한겹 밖에 없다.
따라서 제 1, 제 2의 콜렉터영역(7a)(7b)중에서 예컨대 제 1의 콜렉터영역(7a)이 ON이고, 제 2의 콜렉터영역(7b)의 OFF의 상태에 있을 경우 에미터영역(6)에서제 2의 콜렉터영역(7b)쪽에 주입된 캐리어(호울)는 콜렉터 전류로 되지않고 무효전류로서 기판(1)으로 유출해 버린다. 그 때문에 소비전력이 크고 전류증폭율을 높일 수 없는 결점이 있었다.
본 발명은 상술한 결점을 감안하여 이루어졌으며, 복수개의 콜렉터영역(17a)(l7b)의 바깥쪽에 이것과 대응한 복수개의 포획영역(19a)(19b)을 설치하고, 또한 에미터영역(16)에 대하여 한 방향에 있는 콜렉터영역(17a)(17b)과 이것과는 반대방향에 있는 포획영역(19a)(19b)을 각각 전기적으로 접속한 것을 특징으로 한다.
본 발명에 따르면 OFF의 상태에 있는 콜렉터영역(17a)(17b)쪽으로 주입된 캐리어(호울)는 ON의 상태에 있는 콜렉터영역(17a)(17b)과 전기적으로 접속된 포획영역(19a)(19b)에서 회수할 수 있기 때문에 기판(11)에의 무효전류로 되어 있었던 전류를 유효하게 콜렉터 전류로서 이용할 수 있다.
이하 본 발명의 일 실시예를 제 1 도 및 제 2 도를 사용하여 상세히 설명하기로 한다. 본 발명에 따르면 멀티콜렉터형의 래터럴트랜지스터는 P형 반도체 기판(11)위에 형성한 N형에 에피택셜층(12)과 기판(11)표면에 설치한 N+형의 매입층(13)을 포위하듯이 에피택셜층(12)을 관통한 P+형의 분리영역(14)과 분리영역(14)에 의하여 섬모양으로 분리된 베이스 영역으로 되는 섬영역(15)과 섬영역(15)표면에 형성한 P형 에미터영역(16)과 에미터영역(16)을 에워싸듯이 형성한 P형의 제 1, 제 2의 콜렉터영역(17a)(17b)과 N+형의 베이스콘택트영역(18)과 제 1, 제 2 의 콜렉터영역(17a)(17b)의 외측에 형성한 제 1, 제 2 의 콜렉터영역(17a)(17b)와 대응하는 P형의 제 1, 제 2 포획영역(19a)(19b)으로 구성되고, 베이스 콘택트영역(18)위와 에미터영역(16)위에는 각각 베이스전극 B와 에미터전극 E가 배설된다.
그리고 제 1의 콜렉터영역(17a)과 이에 대응하는 제 2의 포획영역(19b)을 제 2의 콜렉터영역(17b)과 이에 대응하는 제 1의 포획영역(19a)을 각각 제 1콜렉터전극 C1와 제 2콜렉터전극 C2로 전기적으로 접속하고 있다.
본 발명의 가장 큰 특징으로 삼는 점은 에미터영역(16)에 대하여 일 방향에 있는 콜렉터영역(17a)(17b)과 그것과는 반대방향에 있는 포획영역(19a)(19b)과를 각각 전기적으로 접속한 점이다.
이와같이 구성하면 예컨대 제 1의 콜렉터영역(17a)이 ON, 제 2의 콜렉터영역(17b)이 OFF의 상태에 있을때, 에미터영역(16)에서 제 2의 콜렉터영역(17b)쪽으로 주된 캐리어(호울)는 제 2의 포획영역(19b)에 의하여 회수되고, 제 1의 콜렉터영역(17a)에서 회수한 캐리어(호울)와 함께 콜렉터 전류로서 활용된다. 이것은 제 1 , 제 2의 콜렉터영역(17a)(17b)의 상태가 반대이더라도 마찬가지이다.
따라서 본 발명에 의하면 OFF 상태에 있는 콜렉터영역(17a)(17b)쪽에 주입된 캐리어(호울)를 포획영역(19a)(19b)에 의하여 회수하고, ON상태에 있는 콜렉터 전류로서 유효하게 활용할 수 있기 때문에 기판(11)으로의 무효전류가 격감함으로 인하여 소비전력이 감소하고, 전류증폭율이 증대한다.
또한 포획영역(19a)(19b)의 형성은 에미터영역(16) 및 콜렉터영역(17a)(17b)의 형성과 동시에 할 수 있기 때문에 아무런 부가적 공정도 필요없다. 또한 본 실시예에서는 제 1, 제 2의 콜렉터영역(17a)(17b)의 면적비를 1 : 1로 하여 전류비 1 : 1을 실현하고 있지만 면적비를 변경함으로서 다른 전류비를 실현한 장치에도 적용할 수가 있다.
그때에 제 1, 제 2의 포획영역(19a)(19b)의 면적비를 꼭 전류비의 값으로 할 필요는 없다. 또한 발명은 콜렉터영역을 더욱 세분할 것, 예컨대 3분할, 4분할한 것에도 적용할 수 있다.
상술한 바와같이 본 발명에 따르면 OFF상태에 있는 콜렉터영역(17a)(17b)쪽에 주입된 캐리어(호울)을 ON상태에 있는 콜렉터영역(17a)(17b)의 콜렉터 전류로서 유효하게 활용할 수 있기 때문에 기판(1)으로의 무효전류가 격감함으로서 소비전력이 감소하고, 전류증폭율이 증가한다는 이점을 가진다. 또한 본 발명에는 아무런 부가적 공정이 불필요하다는 잇점이 있다.
Claims (1)
- 베이스영역 표면에 설치한 에미터영역(16)과 이 에미터영역을 포위한 복수개의 콜렉터영역(l7a)(17b)을 구비하는 멀티콜렉터형 래터럴트랜지스터에 있어서, 전술한 콜렉터영역(17a)(17b)의 외측에 전술한 콜렉터영역에 대응하는 복수개의 포획영역(19a)(19b)을 설치하여 전술한 에미터영역(16)에 대하여 한 방향에 있는 전술한 콜렉터영역(17a)(17b)과 그것과는 반대 방향에 있는 전술한 포획영역(19a)(19b)을 각각 전기적으로 접속한것을 특징으로 하는 멀티콜렉터형 래터럴트랜지스터.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062455A JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
| JP62455 | 1986-03-19 | ||
| JP61-62455 | 1986-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870009488A KR870009488A (ko) | 1987-10-27 |
| KR900003837B1 true KR900003837B1 (ko) | 1990-06-02 |
Family
ID=13200691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870002153A KR900003837B1 (ko) | 1986-03-19 | 1987-03-11 | 멀티콜렉터형 래터럴 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS62219569A (ko) |
| KR (1) | KR900003837B1 (ko) |
-
1986
- 1986-03-19 JP JP61062455A patent/JPS62219569A/ja active Granted
-
1987
- 1987-03-11 KR KR1019870002153A patent/KR900003837B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219569A (ja) | 1987-09-26 |
| JPH046091B2 (ko) | 1992-02-04 |
| KR870009488A (ko) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US3922565A (en) | Monolithically integrable digital basic circuit | |
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| US3913123A (en) | Bipolar type semiconductor integrated circuit | |
| US3770519A (en) | Isolation diffusion method for making reduced beta transistor or diodes | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US3253197A (en) | Transistor having a relatively high inverse alpha | |
| EP0043007A2 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| KR900003837B1 (ko) | 멀티콜렉터형 래터럴 트랜지스터 | |
| KR0127282B1 (ko) | 반도체 장치 | |
| US4071774A (en) | Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages | |
| GB1585929A (en) | Structure for logic circuits | |
| JPS6221261A (ja) | 駆動要素 | |
| US4987469A (en) | Lateral high-voltage transistor suitable for use in emitter followers | |
| US3706130A (en) | Voltage distribution for integrated circuits | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| EP0056191A2 (en) | Integrated injection logic | |
| US4303932A (en) | Lateral transistor free of parisitics | |
| KR940005447B1 (ko) | 반도체장치 | |
| KR890004974B1 (ko) | 트랜지스터 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| KR910009424B1 (ko) | 반도체 직접회로 | |
| EP0316951A1 (en) | A transistor having a low impurity-concentration base | |
| JPS6393154A (ja) | 半導体装置 | |
| GB1393027A (en) | Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |