JPS62219136A - 論理シミユレ−シヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シミュレーション専用ハードウェアであるシミュレーシ
ョン処理装置において、シミュレーションされる論理回
路の動作中に発生する各種条件を監視し、シミュレーシ
ョンの実行を中断させる手段を設けることにより、シミ
ュレーション処理装置を制御するホスト計算機とシミュ
レーション処理装置間の交信オーバヘッドをなくす。

〔産業上の利用分野〕

本発明は、被シミュレーション回路情報と、その回路に
与える入力情報とを与えて、論理回路の動作を高速にシ
ミュレーションする論理シミュレーション装置に関する
ものである。

〔従来の技術〕

例えば、新たに開発するディジタル信号処理など゛を行
う集積回路等の論理回路が、正常に動作可能であるか否
かを、設計段階において検査するのは、信号が伝播する
速度・タイミングなどにも関連するため、極めて困難で
ある場合が多い。そのため、従来、計算機システムを用
いて、設計した論理回路の動作をシミュレーションする
ことが行われている。

計算機により、論理回路の動作をシミュレーションする
場合、はじめに基本セルの機能や基本セルの結線情報な
どの被シミュレーション回路構成情報を定義しておき２
次にその回路に流す各種入力情報のパタンを与える。そ
して、各タイミング毎に、各素子の出力を次段の素子に
入力させ、最終的な出力バタンをシミュレーション結果
として出力するようにしている。

一般に、このようなシミュレーションは、汎用計算機に
よるソフトウェア・プログラムによって行われているた
め、多大な計算機時間が必要であった。そこで、最近、
シミュレーション専用ハードウェアを用いて、シミュレ
ーションの実行を高速化することが考えられている。

第３図は、シミュレーション専用ハードウェアを用いた
従来方式の例を示す。

第３図において、１０はＣＰＵおよびメモリ等からなる
ホスト計算機、１１はシミュレーション処理装置、５０
はホスト計算８１０によって実行されるシミュレーショ
ン停止条件監視プログラムを表す。

ホスＩ・計算機１０は、シミュレーション処理装置１１
を制御する汎用計算機である。シミュレーション処理Ｗ
　置°１ｉは、シミュレーション専用ハードウェアによ
って構成される。ホスト計算機ｌＯは、シミュレーショ
ン処理装置１１に対し、被シミュレーション回路情報を
ローディングし、入力バタンを与えて、シミュレーショ
ンを開始させる。

シミュレーションを停止させる場合、従来方式では、シ
ミュレーション停止条件監視プログラム５０により、随
時、シミュレーション処理装置１１の内部状態を監視し
２例えば、あるシミュレーション時刻になったとか、あ
るゲートの出力が。

ある値になったというような停止条件が検出されたとき
に、シミュレーション処理装置１１に対し。

シミュレーション停止指示を行うようにされていた。

〔発明が解決しようとする問題点〕

上記従来の方式によれば、シミュレーション処理装置１
１を制御しているホスト計算機１０が。

随時、シミュレーション処理装置１１を監視しなければ
ならないため、ホスト計算ｉｉｏの処理負担が大きく、
また、監視のためのホスト計算機ｌＯとシミュレーショ
ン処理装置１１間の交信時間にかかるオーバヘッドが大
きいという問題があった。特に、シミュレーション処理
装置１１は、専用装置であり、高速にシミュレーション
を実行可能であるにもかかわらず、ホスト計算［１０と
の同期処理のため、待ち合わせが必要となり、無駄な時
間が生じるという問題があった。

本発明は上記問題点の解決を図り、シミュレーション処
理装置が、ホスト計算機と切り離されて自走できる手段
を提供することを目的としている。

ｒ問題点を解決するための手段〕 第１図は本発明の原理ブロック図を示す。

第１図において、符号１０および１１は第３図図示のも
のに対応し２１２は停止条件設定部、１３はタイミング
コントロール部、１４はシミュレーション停止条件設定
部、１５はシミュレーション実行処理部を表す。

停止条件設定部１２は、シミュレーションの実行にあた
って、ボス１−計算機１０から通知されるシミュレーシ
ョンの各種停止条件を設定する制御レジスタである。タ
イミングコントロール部１３は、タイムカウンタにより
シミュレーション時刻を管理し、シミュレーション実行
処理部１５に対するクロックを供給する回路である。タ
イミングコントロール部、１３によるクロックを止める
ことにより、シミュレーションの実行を中断させること
ができるようになっている。

シミュレーション停止条件監視部１４ば、シミュレーシ
ョン動作中に発生ずる条件を監視し、停止条件設定部１
２により設定された停止条件、または他の所定の停止条
件が検出された場合に、シミュレーションの実行を中断
させる制御を行う回路である。また、停止条件が検出さ
れた場合に。

ホスト計算機１０に対し、シミュレーションの停止（Ｓ
ＴＯＰ）を通知する割込みをあげる。

シミュレーション実行処理部１５は、タイミングコント
ロール部１３から供給されるクロックに基づいて、被シ
ミュレーション回路の動作をシミュレーションする回路
である。

〔作用〕

本発明では、シミュレーション処理装置１１が。

シミュレーション停止条件監視部１４を有しているため
、ホスト計算機ｌＯが、各種停止条件を停止条件設定部
１２へ通知し、タイミングコントロール部１３に対して
起動信号（ＳＴＡＲＴ）を送出した後には、ホスト計算
６１０とシミュレーション処理装置１１とが切り離され
た状態で動作可能である。

停止条件には、シミュレーション時刻や被シミュレーシ
ョン回路のある点における内部状態値等があり、シミュ
レーション停止条件監視部１４は。

シミュレーション処理装置１１の内部で、独自に監視す
るので、停止条件が検出されるまで、高速にシミュレー
ションを続行することができる。

停止条件が検出された場合、ホスト計算機１０に対し２
割込みによる通知がなされるので、ポスト計算機ｌＯは
３割込み後に、シミュレーション結果を収集し、その結
果に関するデータ処理を行うことができる。

〔実施例〕

第２図は本発明の一実施例を示す。

図中、第１図と同符号のものは第１図図示のものに対応
し、２０は被シミュレーション回路ローディング部、２
１は入力バタンデータローディング部、２２はシミュレ
ーションハードウェア・コントロール部、２３は出力バ
タンデータ取出し部。

２５は共通データバスを表す。

また、シミュレーション処理装置１１において。

３０はシミュレーションコントロールプロセッサ。

３１は停止条件の設定制御を行う停止条件制御レジスタ
、３２はシミュレーション時刻を進めるシミュレーショ
ンタイムカウンタ、３３はクロックを発生するクロック
ジェネレータ、３４はシミュレーションタイムカウンタ
３２の値を監視するシミュレーション時刻監視部、３５
はシミュレーション入力バタンの終了を監視するシミュ
レーション入カバタン空き監視部、３６はシミニレ−ジ
ョンの実行に伴う被シミュレーション回路の内部状態値
を監視する被シミュレーション回路内部状態値監視部、
３７はシミュレーション結果である出力バタンかバッフ
ァに満杯になったかどうかを監視する出力バタン満杯監
視部を表す。

４０はシミュレーション実行プロセッサ、４１は入力バ
タンデータローディング部２１によって入カバクンデー
タが格納されるシミュレーション入力バタンメモリ、４
２はシミュレーション実行部、４３は被シミュレーショ
ン回路ローディング部２０によって基本セルの機能や基
本セルの結線情報などの被シミュレーション回路のモデ
ルデータが格納される被シミュレーション回路モデルメ
モリ、４４はシミュレーション実行部４２による出力デ
ータが格納されるシミュレーション結果バタンメモリを
表す。

シミュレーション実行プロセッサ４０の内部構成は、従
来のシミュレーション専用ハードウェアとほぼ同様であ
ると考えてよい。

ホスト計算機１０は、シミュレーション開始に先立って
、被シミュレーション回路ローディング部２０により、
被シミュレーション回路モデルを。

被シミュレーション回路モデルメモリ４３にローディン
グする。また、入力バタンデータローディング部２１に
より、入力バタンの時系列データなどを、シミュレーシ
ョン入力バタンメモリ４１にローディングする。必要に
応じて、シミュレーション停止時刻データや、被シミュ
レーション回路内のある点の停止指定値を、停止条件制
御レジス夕３１を介して設定する。停止条件の設定が省
略された場合２例えば入力バタンの終了または出力バタ
ンの満杯などの中断条件だけが停止条件となる。

シミュレーション情報の設定後に、シミュレーションハ
ードウェア・コントロール部２２により。

５ＴＡＲＴのコントロール信号をシミュレーション処理
装置１１に送ると、タイミングコントロール部１３ば、
シミュレーションタイムカウンタ３２を初期化し、クロ
ックジェネレータ３３の動作を開始させる。

クロックジェネレータ３３が発生した信号は。

マシンクロックとしてシミュレーション実行プロセッサ
４０へ供給される。これにより、シミュレーション人力
バタンメモリ４１からの入力データの読み出しが行われ
、被シミュレーション回路モデルに基づき、シミュレー
ション実行部４２により、シミュレーションが実行され
る。実行結果の出力データは、シミュレーション結果バ
タンメモリ４４内に菩えられる。

シミュレーション停止条件監視部１４におけるシミュレ
ーション時刻監視部３４は、シミュレーションタイムカ
ウンタ３２を監視し、予め指定された時間、シミュレー
ションが実行されたことを検出すると、停止信号５ＴＯ
Ｐを出力する。

シミュレーション入カバタン空き監視部３５は。

シミュレーション入力バタンメモリ４１を監視し。

該メモリ内のバタンかすべて処理された場合に。

停止信号５ＴＯＰを出力する。この場合、ホスト計算ａ
ｔＯは、必要に応じて新たな入力バタンデータのロープ
゛イングを行う。

被シミュレーション回路内部状態値監視部３６は、被シ
ミュレーション回路内のある点の状態値を監視していて
、この値が指定値と等しくなった場合に、停止信号５Ｔ
ＯＰを出力する。

出力バタン満杯監視部３７は、シミュレーション結果バ
タンメモリ４４が出力データで満杯になると、停止信号
５ＴＯＰを出力する。この停止信号による割込みの場合
には、ホス１−計算機ｌＯは。

出力バタンデータ取出し部２３により、シミュレーショ
ン結果バタンメモリ４４からの出力バタンの吸い上げを
行う。

シミュレーション停止条件監視部１４からの停止信号Ｓ
　Ｔ　ＯＰの出力により、クロックジェネレータ３３か
らのクロックの供給は停止され、シミュレーションの実
行が中断されると共に、ホスト計算機１０に対し２割り
込み通知がなされる。

〔発明の効果〕

以上説明したように１本発明によれば、シミュレーショ
ン処理装置自体が、内部でシミュレーションの停止条件
を監視するので、ホスト計算機が介入して、停止条件を
監視する必要がなくなる。

従って、シミュレーション処理装置は、ホスト計算機か
ら切り離されて自走することができ２両装置間の交信オ
ーバヘッドがなくなるため、シミュレーションを高速に
実行することができるようになる。また、ホスト計算機
の処理負担が軽減し。

ホスト計算機を動作させるソフトウェアを簡易化できる
。

【図面の簡単な説明】

第１図は本発明の基本構成例、第２図は本発明の一実施
例、第３図は従来方式を説明するための図を示す。 図中、１０はホスト計算機、１１ばシミュレーション処
理装置、１２は停止条件設定部、１３はタイミングコン
１−ロール部、１４はシミニレ−ジョン停止条件監視部
、１５はシミュレーション実行処理部を表す。

Claims (1)

1. 【特許請求の範囲】 シミュレーション専用ハードウェアによって構成される
   シミュレーション処理装置（１１）と、被シミュレーシ
   ョン情報を与えて上記シミュレーション処理装置（１１
   ）を制御するホスト計算機（１０）とからなる論理シミ
   ュレーション装置であって、上記シミュレーション処理
   装置（１１）は、シミュレーションの実行にあたって上
   記ホスト計算機（１０）により通知されたシミュレーシ
   ョンの停止条件を設定する手段（１２）と、 シミュレーション動作中に発生する条件を監視し、所定
   の停止条件が検出された場合に、シミュレーションの実
   行を中断させると共に、上記ホスト計算機（１０）に対
   し停止を通知する制御を行う停止条件監視手段（１４）
   とを備えていることを特徴とする論理シミュレーション
   装置。