JPS60129849A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS60129849A JPS60129849A JP58239112A JP23911283A JPS60129849A JP S60129849 A JPS60129849 A JP S60129849A JP 58239112 A JP58239112 A JP 58239112A JP 23911283 A JP23911283 A JP 23911283A JP S60129849 A JPS60129849 A JP S60129849A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal
- execution
- arithmetic processing
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、計算機システムに用いられる演算処理装置に
関するものである。
関するものである。
従来例の構成とその問題点
近年、マイクロプロセッサの急速な発展に伴いマイクロ
プロセッサ応用製品が多数開発されている。これらの応
用製品ではハードウェアだけでは機能せず、搭載された
プログラムというものによって製品が機能するため、こ
のプログラムの開発およびデバッグというものが大きな
比重を占めてこのデバッグ時に要求されるのが、１命令
実行機能またはｎ命令実行機能である。従来の演算処理
装置を用いたシステムでは、演算処理装置自体に１命令
実行機能あるいはｎ命令実行機能が具備−されていない
ので、 ■ 外部ハードウェアを制御することにより、１命令実
行後に割込みが発生するようにして制碑をモニタに移し
、１命令実行を実現する。
プロセッサ応用製品が多数開発されている。これらの応
用製品ではハードウェアだけでは機能せず、搭載された
プログラムというものによって製品が機能するため、こ
のプログラムの開発およびデバッグというものが大きな
比重を占めてこのデバッグ時に要求されるのが、１命令
実行機能またはｎ命令実行機能である。従来の演算処理
装置を用いたシステムでは、演算処理装置自体に１命令
実行機能あるいはｎ命令実行機能が具備−されていない
ので、 ■ 外部ハードウェアを制御することにより、１命令実
行後に割込みが発生するようにして制碑をモニタに移し
、１命令実行を実現する。
■ 目的とする命令の次に実行する命令をソフトウェア
割込み命令に置換し、目的の１命令実行後にソフトウェ
ア割込みが発生するようにして制御をモニタに移し、１
命令実行を実現する。
割込み命令に置換し、目的の１命令実行後にソフトウェ
ア割込みが発生するようにして制御をモニタに移し、１
命令実行を実現する。
■ ｎ命令実行には上記■、■の操作をｎ回繰返すこと
により実現する。
により実現する。
という手順が必要であった。従って■については専用の
外部ハードウェアの追加とその制御、■については目的
とする命令を解析することによるソフトウェア命令置換
番地の算出、■についてはオーバー−＼ラドの増加とい
う問題点を有していた。
外部ハードウェアの追加とその制御、■については目的
とする命令を解析することによるソフトウェア命令置換
番地の算出、■についてはオーバー−＼ラドの増加とい
う問題点を有していた。
発明の目庄１
本発明は上記従来の問題点を解消するもので、１命令あ
るいはｎ命令実行後に処理を中断させる機能を有した演
算処理装置全提供することを目的とする。
るいはｎ命令実行後に処理を中断させる機能を有した演
算処理装置全提供することを目的とする。
発明の構成
本発明は、命令の実行数を計数するカウンタ部と、カウ
ンタ部の計数値が成る値になったことを検出する制御部
を備えた演算処理装置であり、制（財）部からの検出信
号により演算処理装置の処理を中断させることにより、
１命令あるいはｎ命令実行制御することのできるもので
ある。
ンタ部の計数値が成る値になったことを検出する制御部
を備えた演算処理装置であり、制（財）部からの検出信
号により演算処理装置の処理を中断させることにより、
１命令あるいはｎ命令実行制御することのできるもので
ある。
実施例の説明
図面は本発明の一実施例における演算処理装置のブロッ
ク図を示すものである。１は演算処理装置、２はカウン
タ部、３は制御部、４は実行モード表示フリップフロッ
プ（以下実行モード表示ＦＦと略称する。）、６は演算
処理装置１内の命令解釈実行部から送られて来る命令実
行信号、６は制御部３からの検出信号である。カウンタ
部２には任意の計数値全初期設定する手段（図示せず）
を備えており、実行モード表示ＦＦ４は、通常のプログ
ラム実行状態の時″０”、モニタプログラム実行状態の
時１１１”を出力するものとし、この切換は制御線７，
８を介して行なわれる。
ク図を示すものである。１は演算処理装置、２はカウン
タ部、３は制御部、４は実行モード表示フリップフロッ
プ（以下実行モード表示ＦＦと略称する。）、６は演算
処理装置１内の命令解釈実行部から送られて来る命令実
行信号、６は制御部３からの検出信号である。カウンタ
部２には任意の計数値全初期設定する手段（図示せず）
を備えており、実行モード表示ＦＦ４は、通常のプログ
ラム実行状態の時″０”、モニタプログラム実行状態の
時１１１”を出力するものとし、この切換は制御線７，
８を介して行なわれる。
今、簡単のために、カウンタ部２の計数値は、命令実行
信号線６からの信号が入力される毎に＝１ずつ計数（つ
ます１ずつ減ぜられる）され、制御部３はカウンタ部２
の計数値が０になったことを検出し、検出信号線６に検
出信号を出力するものとする。
信号線６からの信号が入力される毎に＝１ずつ計数（つ
ます１ずつ減ぜられる）され、制御部３はカウンタ部２
の計数値が０になったことを検出し、検出信号線６に検
出信号を出力するものとする。
モニタプログラム実行状態の時は、実行モード表示ＦＦ
４は１”にセットされているので、命令実行信号６はカ
ウンタ部２には入力されない。
４は１”にセットされているので、命令実行信号６はカ
ウンタ部２には入力されない。
この状態でカウンタ部２に目的とする値ｎを設定する。
モニタプログラムから通常プログラムへの復帰命令を実
行すると、制御機構（図示せず）により実行モード表示
ＦＦ４をリセットする信号が信号線７より入力され、実
行モード表示ＦＦ４は“０”を出力するようになり、命
令実行毎に、命令実行信号５がカウンタ部２に入力され
、計数値ばその都度１ずつ減ぜられる。計数値が０にな
ると（つまりｎ命令実行後である）制御部３が検出信号
を検出信号線６に出力し、演算処理装置１の処理が中断
される。演算処理装置１の処理中断時には、制（財）機
構により、実行モード表示ＦＦ４をセットする信号が信
号線８より入力され、実行モード表示ＦＦ４ば”１”を
出力するようになり、モニタプログラム実行状態にもど
る。
行すると、制御機構（図示せず）により実行モード表示
ＦＦ４をリセットする信号が信号線７より入力され、実
行モード表示ＦＦ４は“０”を出力するようになり、命
令実行毎に、命令実行信号５がカウンタ部２に入力され
、計数値ばその都度１ずつ減ぜられる。計数値が０にな
ると（つまりｎ命令実行後である）制御部３が検出信号
を検出信号線６に出力し、演算処理装置１の処理が中断
される。演算処理装置１の処理中断時には、制（財）機
構により、実行モード表示ＦＦ４をセットする信号が信
号線８より入力され、実行モード表示ＦＦ４ば”１”を
出力するようになり、モニタプログラム実行状態にもど
る。
以上のように本実施例によれば、１命令実行毎に１ずつ
減ぜられるカウンタ部２と、カウンタ部２の計数値が０
になったことを検出する制御部３と、プログラムの実行
モードを表示する実行モード表示ＦＦ４を設けることに
より、任意命令数だけ実行させるように制（財）するこ
とができる。
減ぜられるカウンタ部２と、カウンタ部２の計数値が０
になったことを検出する制御部３と、プログラムの実行
モードを表示する実行モード表示ＦＦ４を設けることに
より、任意命令数だけ実行させるように制（財）するこ
とができる。
なお、本実施例では目的とする実行命令数ｎをカウンタ
部２の計数器に初期設定し、計数値を１ずつ減じたが、
目的とする実行命令数ｎを制研部内に新たに設けたレジ
スタに初期設定し、カウンタ部は０から順次１ずつ増加
させ計数値が制御部３内のレジスタの値と一致するのを
検出するようにしでも良いことは言うまでもない。
部２の計数器に初期設定し、計数値を１ずつ減じたが、
目的とする実行命令数ｎを制研部内に新たに設けたレジ
スタに初期設定し、カウンタ部は０から順次１ずつ増加
させ計数値が制御部３内のレジスタの値と一致するのを
検出するようにしでも良いことは言うまでもない。
発明の効果
本発明の演算処理装置は、命令の実行数を計数するカウ
ンタ部と、カウンタ部の計数値が成る値になると処理を
中断させる制御部を設けることにより、任意命令数だけ
実行させることができるため、デバッグまたは時分割多
重処理に応用でき、その効果は太きい。
ンタ部と、カウンタ部の計数値が成る値になると処理を
中断させる制御部を設けることにより、任意命令数だけ
実行させることができるため、デバッグまたは時分割多
重処理に応用でき、その効果は太きい。
図は本発明の一実施例における演算処理装置のブロック
図である。 １・・・・・・演算処理装置、２・・・・・・カウンタ
部、３・・・・・・制御部、４・・・・・・実行モード
表示フリップフロップ。
図である。 １・・・・・・演算処理装置、２・・・・・・カウンタ
部、３・・・・・・制御部、４・・・・・・実行モード
表示フリップフロップ。
Claims (1)
- 命令の実行数を計数するカウンタ部と、前記カウンタ部
の計数値が成る予め定められた値になると命令の実行を
中断させる機能を持つ制御部とを備えたことを特徴とす
る演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239112A JPS60129849A (ja) | 1983-12-19 | 1983-12-19 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239112A JPS60129849A (ja) | 1983-12-19 | 1983-12-19 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60129849A true JPS60129849A (ja) | 1985-07-11 |
Family
ID=17039974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239112A Pending JPS60129849A (ja) | 1983-12-19 | 1983-12-19 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022141461A (ja) * | 2021-03-15 | 2022-09-29 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置、情報処理システム、情報処理方法及びプログラム |
-
1983
- 1983-12-19 JP JP58239112A patent/JPS60129849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022141461A (ja) * | 2021-03-15 | 2022-09-29 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置、情報処理システム、情報処理方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743233B2 (ja) | マイクロプロセッサ装置及び自動化停止状態再始動を実行させる方法 | |
| JP3025776B2 (ja) | 精密浮動小数点例外用の方法及び装置 | |
| CA1216949A (en) | Data processing system including a main processor and a co-processor and co-processor error handling logic | |
| JPH0430053B2 (ja) | ||
| US4811276A (en) | Virtual computer diagnostic system with comparative monitoring of timestamped controller check signals and timestamped commands of individual virtual machines | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPS60129849A (ja) | 演算処理装置 | |
| JP2753781B2 (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
| JPS633328B2 (ja) | ||
| JPH03156647A (ja) | ウォッチドッグタイマ | |
| JPS60128541A (ja) | マイクロプロセツサ | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPS61241844A (ja) | 情報処理装置 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| JPH076062A (ja) | Ｃｐｕの稼働率測定方法 | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS613251A (ja) | 処理装置のプログラムデバツグ機構 | |
| JPH03269640A (ja) | 仮想計算機システム | |
| JPH0786832B2 (ja) | 情報処理装置 | |
| JPS61194531A (ja) | 命令実行制御装置 | |
| JPH04288620A (ja) | 浮動小数点演算プロセッサ | |
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 |