JPH03269640A - 仮想計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明の仮想計算機システムに関する。

〔従来の技術〕

１台の実計算機の上で時分割により複数のオペレーティ
ングシステムを同時に実現する仮想計算機システムは、
次のような目的で用いられる。

・異なる種類のオペレーティングシステムを複数同時に
動かす。

・オペレーティングシステムのデバッグと正規の運用を
並行して行う。

・オペレーティングシステムのバージョンアップを行う
際の過渡的な状態として新旧側オペレーティングシステ
ムを同時に動かす。

仮想計算機システムは、例えば第２図に示すように、実
計算機のオペレーティングシステムと、その上で動くア
プリケーションプログラムのひとつである仮想計算機モ
ニタとして実計算機上は認識される。そして仮想計算機
モニタの上で複数の仮想計算機のオペレーティングシス
テムを実行し、その上で各仮想計算機のアプリケーショ
ンを実行する。

このような仮想計算機システムでは、実計算機をｉｔす
るプロセッサが複数の仮想計算機を時分割で処理するこ
とにより多重オペレーティングシステム環境を実現する
ものである。つまりプロセッサは実計電機と複数の仮想
計算機を順番に実行するが、従来の仮想計算機システム
は、特定仮想計算機によるプロセッサの占有を回避する
ため、仮想計算機毎に割り当てられた処理時間が経過す
るとその仮想計算機の処理を中断し、次の順番の仮想計
算機に処理か移る。それまで実行中だった仮想計算機は
実行待ち状態になるとともに、実行が中断した時点での
プロセッサ内の情報が、仮想計算機制御プロセッサと呼
ばれる仮想計算機毎に設けられた主記憶上の領域に退避
される。

プロセッサがこのように実計算機と仮想計算機を次々実
行していき、−巡した後、中断された仮想計算機の番が
再び回ってくると先はど仮想計算機制御ブロックに退避
した情報をプロセッサ内に復帰して、中断された処理の
続きを実行することになる。

ところで、情報処理装置の性能を評価する指標として、
単位時間当りの実行命令数か広く用いられている。単位
時間当りの実行命令数は、各命令の実行に要する時間に
その命令の出現頻度をか汁た値の和（すなわち平均命令
実行時間〉の逆数として理論的に求められるが、実際は
各命令の出現頻度の見積りが困難であり、また命令やオ
ペランドがキャッシュメモリ中に存在する確率などのパ
ラメータの見積りも必要である。

そこでこのように理論的に平均命令実行時間を計算する
代わりに、単位時間当りの実行命令数を実測により求め
る方法が用いられる。この方法では実行命令ステップ数
を測定する手段、例えば、ソフトウェア命令を１ステッ
プ実行する度に１ずつ加算または減算するステップカウ
ンタと呼ばれるカウンタなどを設け、タイマにより計測
した実時間で、このステップカウンタの値を割り算する
ことにより単位時間当りの実行命令数を求める。

〔発明が解決しようとする課題〕

上述した従来の仮想計算機システムにおけるように、単
にステップカウンタを追加したたけでは、実計算機及び
全ての仮想計算機を通じての実行命令ステップ数の合計
を測定することはできるが、実計算機、仮想計算機内で
閉じて実行命令ステ・ツブ数を測定できない。あるいは
測定するとしてもソフトウェアを１ステップ実行する度
に割り込みを発生し、ソフトウェアまたはファームウェ
アにより仮想計算機制御ブロック内のカウンタを更新す
るため、性能の大幅な低下をともなう。

〔課題を解決するための手段〕

本発明のシステムは、それぞれが独立のオペレーティン
グシステムを実行する複数の仮想計算機を１台の実計算
機の上で実現する仮想計算機システムにおいて、 ソフトウェア命令を１ステップ実行する度に１ずつ加算
または減算する命令計数手段と、主記憶上に設けた実計
算機用の第１の退避領域および仮想計算機対応の第２の
退避領域中に命令計数手段の内容を退避する手段と、第
１の退避領域および仮想計算機対応の第２の退避領域中
の退避値を命令計数手段に復帰する手段とを設けている
。

〔実施例〕

次に本発明について図面を参照して説明する。

本発明の一実施例を第１図に示す。第１図を参照すると
本実施例はステップレジスタ１．インクリメンタ２およ
び主記憶３から成り、主記憶３は、ステップレジスタ退
避領域３１１が設けられたハードウェア領域３１と、ｎ
個の仮想計算機制御プログラム３２１〜３２ｎから成る
ソフトウェア領域３２１〜３２ｎとに分たれる。

ハードウェア領域３１はソフトウェアからは保護されて
おり、ハードウェアからのみアクセス可能である。ソフ
トウェア領域３２はハードウェアからもソフトウェアか
らもアクセス可能である。

本実施例ではステップレジスタ退避領域３１１をハード
ウェア領域３工内に設けたがソフトウェア領域３２内に
設けることも可能である。

ステップレジスタｌの出力はインクリメンタ２に接続さ
れ、インクリメンタ２の出力はステップレジスタ１の入
力に接続される。また、図面の繁雑化を回避するために
、ステップレジスタ１の内容をステップレジスタ退避領
域３１１に格納する経路と、第１の仮想計算機の仮想計
算機制御ブロック３２１の内容をステップレジスタ］−
に格納する経路としか図示していないが、この他にステ
ップレジスタ１の内容をｎ個の仮想計算機制御ブロック
３２１〜３２ｎそれぞれに、仮想計算機制御ブロック３
２１〜Ｂ２ｎの内容とステップレジスタ退避領域３１１
をステップレジスタ１に、それぞれ格納する経路が存在
する。

ステップレジスタ１の内容は、ソフトウェア命令を１ス
テップ実行する度にインクリメンタ２により１ずつ加算
される。ステップレジスタ１の内容は、これによりソフ
トウェア命令の実行と同期して更新され、実行したソフ
トウェア命令の数を常に示す。

次に、本発明による仮想計算機内で閉じた実行命令ステ
ップ数の測定について説明する。

プロセッサが実計算機の実行を中断して、第１の仮想計
算機に処理を移す場合には、実行が中断した時点でのス
テップレジスタ１の内容を、主記憶３の中のハードウェ
ア領域３１中に設けられた実計算機のステップレジスタ
１の退避領域３１１に退避する。

次に実行待ち状態となっていた第１の仮想計算機に処理
を移すために、第１の仮想計算機の仮想計算機制御プロ
グラム３２１中の情報がプロセッサに移される。すなわ
ち、仮想計算機が実行していたプロセスの番号や命令カ
ウンタ、タイマなどの退避値がそれぞれ仮想計算機制御
ブロック３２１中からロールインされ、同様に仮想計算
機制御ブロック３２１中のステップレジスタ１の退避値
がステップレジスタ１に格納される。

次に第１の仮想計算機に割り当てられた時間が経過して
、プロセッサが第１の仮想計算機の実行を中断して、別
の仮想計算機、例えば第ｎの仮想計算機に処理を移す場
合には、実行が中断した時点でのステップレジスタ１の
内容を、主記憶３の中の仮想計算機制御ブロック３２１
に退避する。

次に実行待ち状態となっていた第ｎの仮想計算機に処理
を移すために先はどと同様に第ｎの仮想計算機の仮想計
算機制御フロック３２ｎ中の情報かプロセッサに移され
る。仮想計算機制御ブロック３２ｎ中のステップレジス
タ１の退避値かステップレジスタ１に格納されるのも先
はどの説明と同様である。

プロセッサがこのように仮想計算機を次々実行していき
、割り込みなどの理由により、はじめに中断された実計
算機を実行する場合にはハードウェア領域３１中に設け
られたステップレジスタ退避領域３１１に退避したステ
ップレジスタ１の退避値をステップレジスタ１に復帰し
て、中断された実計算機の処理の続きを実行することに
なる。

これによりステップレジスタ１は中断前の実計算機の実
行命令ステップ数の続きからカウントを継続することに
なり、仮想計算機実行中を除く実計算機で閉じた実行命
令ステップ数の測定が可能である。

また、プロセッサが中断されていた第１の仮想計算機か
ら第ｎの仮、忠計算機を再び実行する場合には仮想計算
機制御ブロック３２１〜３２ｎ中のステップレジスタ１
の退避値をステップレジスタ１に復帰して、中断された
処理の続きを実行することになる。、これによりステッ
プレジスタ１は中断前の第１から第ｎまでの仮想計算機
の実行命令ステップ数の続きからカウントを継続するこ
とになり、第１から第ｎまての仮想計算機それぞれの中
で閉じた実行命令ステップ数の測定が可能である。

本実施例による実計算機内で閉じた実行命令ステップ数
の測定は、ステップ数のカウント開始時にソフトウェア
命令によりステップレジスタ１の内容をＯにリセットし
、カウント終了時にソフトウェア命令によりステップレ
ジスタ１の内容を読み出すことにより行う。

本実施例による仮想計算機内で閉じた実行命令ステップ
数の測定は次のように行う。まず、ステップ数のカウン
ト開始前にあらがしめステップ数の測定を行う仮想計算
機の仮想計算機制御プロツり中のステップレジスタ１の
退避領域の内容をＯに書き換えておく。そして、測定す
る対象の仮想計算機を起動する。最後に、カウント終了
時に再びその仮想計算機の仮想計算機制御ブロック中の
ステップレジスタ■の退避値を読み出すことによりその
間に実行した命令ステップ数を知ることができる。

また、仮想計算機実行中もステップレジスタ■の内容を
ソフトウェアによりリセットしたり、読みだしたりでき
るように構成することも可能である。その場合はステッ
プ数のカウント開始時にステップレジスタ１の内容をＯ
にリセットし、カウント終了時にステップレジスタ１の
内容を読み出すことによりその間に実行した命令ステッ
プ数を知ることができる。

なお、本実施例に示す情報処理装置で、単位時間当りの
実行命令数の測定を行う場合には、各仮想計算機毎にタ
イマにより計測した実際の実行時間の合計で、各仮想計
算機毎にステップレジスタ１により計測した実行命令ス
テップ数の合計を割算することにより求める。

〔発明の効果〕

以上説明した通り、本発明によれば性能の低下をまった
くともなわずに、実計算機、仮想計算機内で閉じた実行
命令ステップ数の測定ができるため、ソフトウェアの性
能解析、デバッグなどに有効である。

【図面の簡単な説明】

第１図に本発明の一実施例、第２図に仮想計算機システ
ムの模式図を示す。 １・・・ステップレジスタ、２・・・インクリメンタ、
３・・・主記憶、３１・・・ハードウェアの領域、３１
１・・・ステップレジスタ退避領域、３２・・・ソフト
ウェアの領域、３２１〜ｎ・・・仮想計算機制御ブロッ
ク。

Claims (1)

1. 【特許請求の範囲】 それぞれが独立のオペレーティングシステムを実行する
   複数の仮想計算機を１台の実計算機の上で実現する仮想
   計算機システムにおいて、 ソフトウェア命令を１ステップ実行する度に１ずつ加算
   または減算する命令計数手段と、 主記憶上に設けた実計算機用の第１の退避領域および仮
   想計算機対応の第２の退避領域中に前記命令計数手段の
   内容を退避する手段と、 前記第１の退避領域および前記第２の退避領域中の退避
   値を前記命令計数手段に復帰する手段とを持つことを特
   徴とする仮想計算機システム。