JPS62217641A - 混成集積回路素子収納用パツケ−ジ - Google Patents
混成集積回路素子収納用パツケ−ジInfo
- Publication number
- JPS62217641A JPS62217641A JP61061631A JP6163186A JPS62217641A JP S62217641 A JPS62217641 A JP S62217641A JP 61061631 A JP61061631 A JP 61061631A JP 6163186 A JP6163186 A JP 6163186A JP S62217641 A JPS62217641 A JP S62217641A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- integrated circuit
- hybrid integrated
- circuit element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000000919 ceramic Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 13
- 229910052709 silver Inorganic materials 0.000 claims abstract description 6
- 239000004332 silver Substances 0.000 claims abstract description 6
- 238000005219 brazing Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 abstract description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 5
- 238000007711 solidification Methods 0.000 abstract description 3
- 230000008023 solidification Effects 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は絶縁基板上に厚膜もしくは薄膜によって電気配
線を形成するとともに該電気配線に半導体素子、抵抗、
コンデンサ等を取着接続して成る混成集積回路素子を収
納するためのパッケージに関するものである。
線を形成するとともに該電気配線に半導体素子、抵抗、
コンデンサ等を取着接続して成る混成集積回路素子を収
納するためのパッケージに関するものである。
（従来の技術）
従来、混成集積回路素子を収納するためのパッケージは
第３図及び第４図に示すように無酸素銅等の金属から成
り、内部に混成集積回路素子を収納するための空所を有
する金属基体１１と、該金属基体１１に筒状セラミック
体１３を介して植設された外部リード端子１２と、コバ
ール、４２Ａ １ ｔｏｙ等の金属から成る金属蓋体１
４とから構成されており、内部に混成集積回路素子１５
が収納され、気密封止されて混成集積回路装置となる。
第３図及び第４図に示すように無酸素銅等の金属から成
り、内部に混成集積回路素子を収納するための空所を有
する金属基体１１と、該金属基体１１に筒状セラミック
体１３を介して植設された外部リード端子１２と、コバ
ール、４２Ａ １ ｔｏｙ等の金属から成る金属蓋体１
４とから構成されており、内部に混成集積回路素子１５
が収納され、気密封止されて混成集積回路装置となる。
尚、前記外部リード端子１２は筒状セラミック体１３に
設けた貫通孔内に挿通されるとともに恨ロウ（銀−銅合
金）１６を介して筒状セラミック体１３にロウ付けされ
、また筒状セラミック体は金属基体１１に設けた貫通孔
内に挿通されるとともに銀ロウ１７を介して金属基体１
１にロウ付けされており、これによって外部リード端子
１２は金属基体１１に筒状セラミック体１３を介し電気
的に絶縁されて植設される（第４図参照）。
設けた貫通孔内に挿通されるとともに恨ロウ（銀−銅合
金）１６を介して筒状セラミック体１３にロウ付けされ
、また筒状セラミック体は金属基体１１に設けた貫通孔
内に挿通されるとともに銀ロウ１７を介して金属基体１
１にロウ付けされており、これによって外部リード端子
１２は金属基体１１に筒状セラミック体１３を介し電気
的に絶縁されて植設される（第４図参照）。
（発明が解決しようとする問題点）
しかし乍ら、セラミックは引っ張り応力に対する機械的
強度が弱いこと及び銀ロウ（銀−銅合金）はその硬度が
高いこと等から筒状セラミック体１３の貫通孔内に外部
リードピン１２を挿通させ、銀ロウ１６によりロウ付け
した場合、銀ロウの同化に伴う収縮力が筒状セラミック
体の貫通孔内壁に作用して筒状セラミック体にクラック
や割れを発生させ、混成集積回路素子収納用パ・ノケー
ジの気密封止を破ってしまうという欠点を有していた。
強度が弱いこと及び銀ロウ（銀−銅合金）はその硬度が
高いこと等から筒状セラミック体１３の貫通孔内に外部
リードピン１２を挿通させ、銀ロウ１６によりロウ付け
した場合、銀ロウの同化に伴う収縮力が筒状セラミック
体の貫通孔内壁に作用して筒状セラミック体にクラック
や割れを発生させ、混成集積回路素子収納用パ・ノケー
ジの気密封止を破ってしまうという欠点を有していた。
（発明の目的）
本発明は上記欠点に迄み案出されたもので、その目的は
外部リード端子を筒状セラミック体の貫通孔内にロウ付
けしたとしても筒状セラミック体にクランクや割れが発
生するのを皆無となし、内部に収納する混成集積回路素
子を長期間にわたり正常に、かつ安定に作動させること
ができる混成集積回路素子収納用パッケージを提供する
ことにある。
外部リード端子を筒状セラミック体の貫通孔内にロウ付
けしたとしても筒状セラミック体にクランクや割れが発
生するのを皆無となし、内部に収納する混成集積回路素
子を長期間にわたり正常に、かつ安定に作動させること
ができる混成集積回路素子収納用パッケージを提供する
ことにある。
（問題点を解決するための手段）
本発明は内部に混成集積回路素子を収納するための空所
を有する金属基体と、該金属基体に筒状セラミック体を
介して植設された外部リード端子と、金属蓋体とから成
る混成集積回路素子収納用パッケージにおいて、前記外
部リード端子が筒状セラミック体の貫通孔内壁に銀から
成るロウ材を介しロウ付けされていることを特徴とする
ものである。
を有する金属基体と、該金属基体に筒状セラミック体を
介して植設された外部リード端子と、金属蓋体とから成
る混成集積回路素子収納用パッケージにおいて、前記外
部リード端子が筒状セラミック体の貫通孔内壁に銀から
成るロウ材を介しロウ付けされていることを特徴とする
ものである。
（実施例）
次に、本発明を第１図及び第２図に示す実施例に基づき
詳細に説明する。
詳細に説明する。
第１図及び第２図は本発明の混成集積回路素子収納用パ
ッケージの一実施例を示し、１は無酸素銅等の金属から
なる金属基体、２はコバール（鉄−ニッケルーコバルト
合金）等の金属から成る金属蓋体である。この金属基体
１と金属蓋体２とにより内部に混成集積回路素子を収納
するための容器（パッケージ）が構成される。
ッケージの一実施例を示し、１は無酸素銅等の金属から
なる金属基体、２はコバール（鉄−ニッケルーコバルト
合金）等の金属から成る金属蓋体である。この金属基体
１と金属蓋体２とにより内部に混成集積回路素子を収納
するための容器（パッケージ）が構成される。
前記金属基体１は金属板１ａと金属枠体１ｂとがら成り
、金属枠体１ｂを金属板１ａの周縁部に銀ロウ等のロウ
材を介しロウ付けすることによって形成される。
、金属枠体１ｂを金属板１ａの周縁部に銀ロウ等のロウ
材を介しロウ付けすることによって形成される。
前記金属基体１はその上面中央部に混成集積回路素子を
収納するための空所を有しており、該空所内に混成集積
回路素子３が収納される。
収納するための空所を有しており、該空所内に混成集積
回路素子３が収納される。
また、前記金属基体１の金属枠体ｔｂには多数の外部リ
ード端子４が筒状セラミック体５を介して植設されてお
り、該外部リード端子４は内部に収納する混成集積回路
素子３を外部電気回路に接続する作用を為す。
ード端子４が筒状セラミック体５を介して植設されてお
り、該外部リード端子４は内部に収納する混成集積回路
素子３を外部電気回路に接続する作用を為す。
前記外部リード端子４は筒状セラミック体５に設けた貫
通孔５ａ内に挿通されるとともに銀がら成るロウ材６を
介して筒状セラミック体５にロウ付けられ、また筒状セ
ラミック体５は金属枠体１ｂに設けた貫通孔内に挿通さ
れるとともに、銀ロウ（銀−銅合金）７を介し金属枠体
１ｂにロウ付けされており、これによって外部リード端
子４は金属基体１に筒状セラミック体５を介し電気的に
絶縁されて植設される（第２図参照）。尚、この場合、
筒状セラミック体５の貫通孔５ａ内壁にロウ材６の固化
に伴う収縮力が作用し、引っ張り応力が印加されるが該
引っ張り応力はロウ材６を構成する銀が極めて軟質であ
ることがらロウ材６自身が変形することによって吸収さ
れ、筒状セラミック体５にクランクや割れが発生するこ
とはない。
通孔５ａ内に挿通されるとともに銀がら成るロウ材６を
介して筒状セラミック体５にロウ付けられ、また筒状セ
ラミック体５は金属枠体１ｂに設けた貫通孔内に挿通さ
れるとともに、銀ロウ（銀−銅合金）７を介し金属枠体
１ｂにロウ付けされており、これによって外部リード端
子４は金属基体１に筒状セラミック体５を介し電気的に
絶縁されて植設される（第２図参照）。尚、この場合、
筒状セラミック体５の貫通孔５ａ内壁にロウ材６の固化
に伴う収縮力が作用し、引っ張り応力が印加されるが該
引っ張り応力はロウ材６を構成する銀が極めて軟質であ
ることがらロウ材６自身が変形することによって吸収さ
れ、筒状セラミック体５にクランクや割れが発生するこ
とはない。
前記筒状セラミック体５の貫通孔５ａ内壁及び外周面に
はメタライズ金属層が被着形成されており、該メタライ
ズ金属層は筒状セラミック体５に金属枠体１ｂ及び外部
リード端子４がロウ付けされるのを可能としている。
はメタライズ金属層が被着形成されており、該メタライ
ズ金属層は筒状セラミック体５に金属枠体１ｂ及び外部
リード端子４がロウ付けされるのを可能としている。
また、前記金属枠体１ｂの上部には金属蓋体２がシーム
溶接等により取着され、内部に収納される混成集積回路
素子３を気密に封止する。
溶接等により取着され、内部に収納される混成集積回路
素子３を気密に封止する。
前記金属蓋体２はコバール（鉄−ニッケルーコバルト合
金）や４２ＡｌｌｏＶ（鉄−ニッケル合金）から成り、
従来周知の金属加工法により板状に形成される。
金）や４２ＡｌｌｏＶ（鉄−ニッケル合金）から成り、
従来周知の金属加工法により板状に形成される。
かくして、金属基体１の空所に混成集積回路素
・子３を収納し、混成集積回路素子３の各電気配線をワ
イヤ８を介し外部リード端子４に接続するとともに金属
蓋体２を金属基体１に取着し、内部を気密に封止するこ
とによって最終製品としての混成果積回路装置が完成す
る。
・子３を収納し、混成集積回路素子３の各電気配線をワ
イヤ８を介し外部リード端子４に接続するとともに金属
蓋体２を金属基体１に取着し、内部を気密に封止するこ
とによって最終製品としての混成果積回路装置が完成す
る。
（発明の効果）
本発明の混成集積回路素子収納用パッケージによれば、
外部リード端子を筒状セラミック体の貫通孔内に銀から
成るロウ材を介してロウ付けしたことから、筒状セラミ
ック体の貫通孔内壁にロウ材の固化に伴う収縮力が作用
し、引っ張り応力が印加されたとしても、その引っ張り
応力はロウ材自身を変形させることによって吸収させる
ことができ筒状セラミック体にクランクや割れが発生す
るのを皆無となすことができる。これにより本発明の混
成集積回路素子収納用パッケージはその気密封止を常に
完全となすことができ、内部に収納する混成集積回路素
子を長期間にわたり正常に、かつ安定に作動させること
が可能となる。
外部リード端子を筒状セラミック体の貫通孔内に銀から
成るロウ材を介してロウ付けしたことから、筒状セラミ
ック体の貫通孔内壁にロウ材の固化に伴う収縮力が作用
し、引っ張り応力が印加されたとしても、その引っ張り
応力はロウ材自身を変形させることによって吸収させる
ことができ筒状セラミック体にクランクや割れが発生す
るのを皆無となすことができる。これにより本発明の混
成集積回路素子収納用パッケージはその気密封止を常に
完全となすことができ、内部に収納する混成集積回路素
子を長期間にわたり正常に、かつ安定に作動させること
が可能となる。
第１図は本発明の混成集積回路素子収納用パッケージの
断面図、第２図は第１図の丸部拡大断面図、第３図は従
来の混成集積回路素子収納用パッケージの断面図、第４
図は第３図の丸部拡大断面図である。 １：金属基体 ２：金属蓋体３：混成集
積回路素子 ４：外部リード端子 ５：筒状セラミック体 ５ａ：筒状セラミック体の貫通孔 ６．７二コウ材
断面図、第２図は第１図の丸部拡大断面図、第３図は従
来の混成集積回路素子収納用パッケージの断面図、第４
図は第３図の丸部拡大断面図である。 １：金属基体 ２：金属蓋体３：混成集
積回路素子 ４：外部リード端子 ５：筒状セラミック体 ５ａ：筒状セラミック体の貫通孔 ６．７二コウ材
Claims (1)
- 内部に混成集積回路素子を収納するための空所を有す
る金属基体と、該金属基体に筒状セラミック体を介して
植設された外部リード端子と、金属蓋体とから成る混成
集積回路素子収納用パッケージにおいて、前記外部リー
ド端子が筒状セラミック体の貫通孔内壁に銀から成るロ
ウ材を介しロウ付けされていることを特徴とする混成集
積回路素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061631A JPH0758742B2 (ja) | 1986-03-18 | 1986-03-18 | 混成集積回路素子収納用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061631A JPH0758742B2 (ja) | 1986-03-18 | 1986-03-18 | 混成集積回路素子収納用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62217641A true JPS62217641A (ja) | 1987-09-25 |
| JPH0758742B2 JPH0758742B2 (ja) | 1995-06-21 |
Family
ID=13176730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061631A Expired - Lifetime JPH0758742B2 (ja) | 1986-03-18 | 1986-03-18 | 混成集積回路素子収納用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758742B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2733385A1 (fr) * | 1995-04-18 | 1996-10-25 | Electrovac | Procede de fabrication de boitiers notamment pour des composants electroniques, et boitiers pour recevoir des composants electroniques |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415663A (en) * | 1974-01-10 | 1979-02-05 | Nec Corp | Semiconductor device |
| JPS58191647U (ja) * | 1982-06-16 | 1983-12-20 | 富士通株式会社 | Ｍｉｃ用パツケ−ジ |
| JPS60192456U (ja) * | 1984-05-31 | 1985-12-20 | 株式会社東芝 | 保護キヤツプ付き混合機能回路装置 |
-
1986
- 1986-03-18 JP JP61061631A patent/JPH0758742B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415663A (en) * | 1974-01-10 | 1979-02-05 | Nec Corp | Semiconductor device |
| JPS58191647U (ja) * | 1982-06-16 | 1983-12-20 | 富士通株式会社 | Ｍｉｃ用パツケ−ジ |
| JPS60192456U (ja) * | 1984-05-31 | 1985-12-20 | 株式会社東芝 | 保護キヤツプ付き混合機能回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2733385A1 (fr) * | 1995-04-18 | 1996-10-25 | Electrovac | Procede de fabrication de boitiers notamment pour des composants electroniques, et boitiers pour recevoir des composants electroniques |
| US5873402A (en) * | 1995-04-18 | 1999-02-23 | Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. | Method of making a casing for receiving electronic components or switching circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758742B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US3265806A (en) | Encapsulated flat package for electronic parts | |
| JPS60219807A (ja) | 電気部品用ケース | |
| JP3131128B2 (ja) | 半導体素子収納用パッケージ | |
| JPS62217641A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| KR870008384A (ko) | 밀폐식 고주파수 표면장착 마이크로 일렉트로닉 팩키지 | |
| JP3652844B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3501516B2 (ja) | 表面実装型圧電発振器およびその製造方法 | |
| JPS63190412A (ja) | 水晶振動子 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP2001127576A (ja) | 圧電振動子用パッケージの構造及び製造方法 | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPS62217642A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH0438523Y2 (ja) | ||
| JPH0739235Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JPS62217643A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JPH07109947B2 (ja) | 電子回路部品実装用パッケージ | |
| JPS6336688Y2 (ja) | ||
| JP4052238B2 (ja) | 表面実装型電子部品用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669375A (ja) | 気密封止パッケージ電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |