JPS62206926A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 倉皇」」口１１立Ｉ 本発明は、アナログ信号をサンプリング信号を用いてデ
ジタル信号に変換するＡ／Ｄ変換器の改良に関する。

１夏立盈ｌ 従来、第４図を伴なって次に述べるＡ／Ｄ変換器が提案
されている。

すなわち、演算増幅器を用いて構成され、アナログ信号
源１からのサンプリング信号によってサンプリングされ
ているまたはされていないＡ／Ｄ変換されるべきアナロ
グ信号Ｓ１と、後述するＤ／Ａ変換器から帰還されるア
ナログ信号Ｓ４との差を積分するアナログ信号積分器２
を有する。このアナログ信号積分器２は、２つの入力端
を有し、その一方が接地され、他方にアナログ信号Ｓ４
が供給されるように構成された演口増幅器と、その演算
増幅器の出力端とその演算増幅器のアナログ信号＄４の
供給される入力端間に接続された積分用容量素子と、ア
ナ１」グ信号Ｓ１を他の容量素子にサンプリング信号に
よってオン・オフ制御される第１のスイッチを介して充
電させ、その充電電荷をサンプリング信号によって第１
のスイッチとは逆にオン・オフ制御される第２のスイッ
チを介して上述した積分容量素子に積分させるように構
成されたスイッチドキャパシタ回路とを用いて構成され
たスイッチドキャパシタ形積分器の構成とし得る。また
、アナログ信号積分器２は、２つの入力端を有し、その
一方が接地され、他方に第１及び第２の抵抗をそれぞれ
介してアナログ信号Ｓ１及びＳ４が供給されるように構
成された演算増幅器と、その演算増幅器の出力端とその
演口増幅器のアナログ信号Ｓ１及びＳ４が供給される入
力端との間に接続された積分容量素子とを用いて構成さ
れたＲＣ形積分器の構成とすることもできる。

また、Ｊ二連したアナログ信号積分器２力目ら得られる
アナログ信号＄２をデジタル信号Ｓ３に量子化して出力
端子５に出力させるアナログ信号量子化器３を有する。

このアナログ信号量子化器３は、アナログ信号Ｓ２を入
力として、その電圧と各別の参照電圧とを比較するｍ子
化レベルの数よりも１つ少ない１つまたはそれ以上の数
の電圧比較器と、それらの電圧比較器の出力をエンコー
ドして、２値以上の値をとるデジタル信号Ｓ３を出力さ
せる、それら電圧比較器に対して共通のエンコーダとを
用いて構成された並列比較形アナログ信号量子化器の構
成とし得る。この場合、アナログ信号量子化器３は、ア
ナログ信号積分器２が上述したスイッチキャパシタ形積
分器の構成を有する場合はサンプリング信号による制御
の下に動作させられていなくてもよいが、アナログ信号
積分器２が上述したＲＣ形積分器の構成を有する場合は
、サンプリング信号による制御の下に動作させられてい
る、という並列比較形アナログ信号量子化器の構成とし
得る。

さらに、上述したアナログ信号量子化器３がら得られる
デジタル信号Ｓ３をその値に応じたレベルを有するアナ
ログ信号ｓ４に変換し、そのアナログ信号Ｓ４を上述し
たアナログ信号積分器２に帰還させるＤ／Ａ変換器４を
有する。

以上が、従来提案されているＡ／Ｄ変換器の構成である
。

このような構成を有するＡ／Ｄ変換器によれば、アナロ
グ信号源１からアナログ信号積分器２に供給されるアナ
ログ信号ｓ１の電圧をＶ・、アナログ信号Ｓ１の周波数
をｆ１アナログ信号積分ＶＳ１２の伝達特性をＨ、アナ
ログ信号積分器２に用いている演粋増幅器の利得をＡ、
アナログ信号量子化器３でアナログ信号ｓ２を量子化す
るにあたりアナログ信号量子化器３において発生する量
子化雑音を■　、アナログ信号積分器２及びアナログ信
号量子化器３のいずれが一方もしくは双方を制御するサ
ンプリング信号の周波数をｆＳ、出力端子５に出力され
るデジタル信号Ｓ３の電圧を■。どするとき、デジタル
信号Ｓ３が、 Ｖ　　＝Ｋ　　・Ｖ、＋Ｋ　　−ｖＡ・・・・・・（１
）ＯＸ＋Ｑ 、　＝ＨＡ　／　（１＋Ｚ−’ＨＡ　）・・・・・・・
・・（２）Ｋｏ−１／（１＋Ｚ”１−ＩＡ）−−−−−
−−−−（３）ＨＡ＝１／（１−（Ａ／（Ａ＋１））Ｚ
”・・・・・・・・・・・・・・・（４）ｚ　−１−ｅ
　−Ｊ　（１）″　　　　・・・・・・・・・・・・・
・・（５）ω＝２πｆ　　　　　　・・・・・・・・・
・・・・・・（６）Ｔ−１／ｆｓ　　　　・・・・・・
・・・町・・（７）表わされる電圧■。を有して得られ
る。この場合、（１）式のＫ　・■１は、アナログ信号
Ｓ１を表している信号成分であり、また（１）式のＫ　
−ｖＡは雑音成分であるが、その雑音成分Ｋ　・ｖ、は
、（３）〜（７）式から明らかなように、サンプリング
信号の周波数ｆ３を、アナログ信号＄１の周波数ｆの最
高周波数ｆ。

に対して高くすればするほど、低い値で得られる。

従って、第４図に示す従来のＡ／Ｄ変換器の場合、サン
プリング信号の周波数ｆ、を、アナログ信号Ｓ１の最高
周波数ｆＩに対して十分高くすることによって、アナロ
グ信号Ｓ１を雑音成分ＫＱ−ＶＡの比較的少ないデジタ
ル信号Ｓ３に変換して出力端子５に出力させることがで
きる。

発明が解決しようとする問題１、 しかしながら、第４図に示す従来のＡ／Ｄ変換器の場合
、アナログ信号Ｓ１を、上述したように、雑分成分Ｋ　
−ＶＡの比較的少ないデジタル信号Ｓ３に変換して出力
させることができるとしても、その雑音成分Ｋ。−ＶＡ
を少なくするのするのに一定の限度を有していた。

その理由の１つは、サンプリング信号の周波数ｆ、を、
アナログ信号Ｓ１の最高周波数ｆ。

に対して高くすれば、これに応じてアナログ信号積分器
２も高速動作させる必要があり、しかしながら、アナロ
グ信号積分器２を高速動作させる場合、アナログ信号積
分器２に用いている演算増幅器の利得を大にするのに限
度を有する。

従って、上述した（３）及び（４）式から明らかなよう
に、（３）式のＫ。を小とするのに限度を有するからで
ある。

雑音成分Ｋ　−ｖＡを少なくするのに一定限度を有する
理由の他の１つは、アナログ信号ｆｎ子化器３において
アナログ信号Ｓ２をデジタル信号Ｓ３に量子化するとき
の量子化レベルの数ＮＡを増すことによって、雑音成分
Ｋ。−ｖＡを決めている１つの要素としてのアナログ信
号量子化器３における量子化雑音ＶＡを小にすることが
できる。しかしながら、Ｄ／Ａ変換器４がアナログ信号
量子化器３からのデジタル信号Ｓ３を直接入力としてい
るので、アナログ信号量子化器３における量子化レベル
数ＮＡを、Ｄ／Ａ変換器４からアナログ信号積分器２に
帰還されるアナログ信号Ｓ４がとるレベル数に応じた数
にする必要がある。一方、アナログ信号＄４のレベル数
を、直線性を劣化させることなしに増すのに一定の限度
を有する。このため、アナログ信号量子化器３における
量子化レベル数Ｎ、を大にするのに一定の限度を有し、
従って、ｍ子化雑音■。を小とするのに限度を有するか
らである。

また、第４図に示す従来のＡ／Ｄ変換器の場合、上述し
たようにアナログ信号積分器２に用いている演算増幅器
の利得を大にすることに一定の限度を有するため、（２
）及び（４）式から明らかなように、Ｋｘが１未満の値
で得られる。このため、信号成分Ｋ　・■ｉが、アナ口
グ信号Ｓ１に対して減衰した電圧で得られる。

１題１、を解決するための手段 よって、本発明は、Ａ／Ｄ変換されるべきアナログ信号
を、第４図で上述した従来のＡ／Ｄ変換器の場合に比し
格段的に少ない雑音成分しか有さず且つＡ／Ｄ変換され
るべきアナログ信号に対してほとんど減衰していない信
号成分を有するデジタル信号に変換することができる、
新規なＡ／Ｄ変換器を提案せんとするものである。

本発明によるＡ／Ｄ変換器は、第４図で上述した従来の
Ａ／Ｄ変換器の場合と同様に、演算増幅器を用いて構成
され、Ａ／Ｄ変換されるべきアナログ信号と帰還される
アナログ信号との差を積分するアナログ信号積分器と、
そのアナログ信号積分器から得られるアナログ信号をデ
ジタル信号に量子化するアナログ信号量子化器とを有し
、そして、この場合、アナログ信号積分器及びアナログ
信＠足子化器の何れか一方または双方が、サンプリング
信号による制御の下に動作させられている。

しかしながら、本発明によるＡ／Ｄ変換器は、上述した
アナログ信号積分器及びアナログ信号量子化器の外、上
述したアナログ信号量子化器から得られるデジタル信号
を積分するデジタル信号積分器と、そのデジタル信号積
分器から得れるデジタル信号をデジタル信号に量子化し
て出力端子に出力させるデジタル信号母子化器と、その
デジタル信号量子化器から得られるデジタル信号をアナ
ログ信号に変換し、そのアナログ信号を上述したアナロ
グ信号積分器に上述した帰還されるアナログ信号として
帰還させるＤ／Ａ変換器とを有する。

作用・効果 以上が、本発明によるＡ／Ｄ変換器の構成である。

このような構成を有する本発明によるＡ／Ｄ変換器によ
れば、第４図で上述した従来のＡ／Ｄ変換器の場合と同
様に、アナログ信号積分器に供給されるＡ／Ｄ変換され
るべきアナログ信号の電圧を■１１そのアナログ信号の
周波数をｆ、アナログ信号積分器の伝達特性をＨ、ア＾ ナログ信号世子化器でアナログ信号積分器からのアナロ
グ信号を量子化するにあたり、アナログ信号母子化器に
おいて発生する■子化雑音をＶＡ、アナログ信号積分器
及びアナログ信号（Ｊｉ量子化器何れか一方または双方
を制御するサンプリング信号の周波数をｆ８とし、また
、デジタル信号量子化器の伝達特性をＨ８、デジタル信
号量子化器でデジタル信号積分器からのデジタル信号を
量子化するにあたり、デジタル信号量子化器において発
生する量子化雑音をＶ。、出力端子にデジタル信号量子
化器から出力されるデジタル信号の電圧をＶ。とすると
ぎ、出力端子に出力されるデジタル信号が、 Ｖ　　　　＝Ｋ　　　　−Ｖ−＋（Ｋ　　　／ＨＡ）Ｖ
ＡＯＸ　　　　　　　Ｉｎ　　　　　　　　Ｘ＋（Ｋ　
　／Ｈ−Ｈ，）Ｖ。

×　　Ａ ・・・・・・・・・（８） Ｋ　　＝Ｈ−Ｈ／（１−Ｚ　　Ｈ−Ｈ）ＡＤＡＤ ・・・・・・・・・（９） Ｚ−１＝　ｅ　−ｊ″）　ｊ　　　　　　、、、　、、
、　・、・＜　１ｏ　＞ω＝２πｆ　　　　　　　・・
・・・・・・・（１１）Ｔ＝１／ｆ、　　　　　　　・
・・・・・・・・（１２）で表わされる電圧■。を有し
て得られる。この場合（８）式のＫ　・ｖ、は、Ａ／Ｄ
変換されるべぎアナログ信号を表わしている信号成分で
あり、また、（８）式の（Ｋ　／ＨＡ）ｖＡ及び（Ｋ　
　／Ｈ・ｌ−１）Ｖ、は雑音成分であるＡＤ が、それら雑音成分（Ｋ　／１−ＩＡ）ＶＡ及び（Ｋ　
　／Ｉ−１−Ｈ，）Ｖ、ハ、（９）〜（１２）ＶＡ 式から明らかなように、サンプリング信号の周波数ｆＳ
を、Ａ／Ｄ変換されるべきアナログ信号の周波数ｆの最
高周波数ｆ、に対して高くずればするほど、低い値で得
られる。

従って、本充用によるＡ／Ｄ変換器の場合も、第４図で
上述した従来のＡ／Ｄ変換器の場合と同様に、サンプリ
ング信号の周波数ｆ３を、Ａ／Ｄ変換されるべきアナロ
グ信号の最高周波数ｆ　に対して十分高くすることによ
って、Ａ／Ｄ変換されるべきアナログ信号を、雑音成分
の比較的少ないデジタル信号に変換して出力端子に出力
させることができる。

しかしながら、本発明によるＡ／Ｄ変換品の場合、Ｄ／
Ａ変換器がアナログ信＠ｍ子化器からのデジタル信号を
直接入力としておらず、デジタル信号量子化器からのデ
ジタル信号を直接入力としているので、アナログ信号ｊ
子化器における量子化レベル数ＮＡを、Ｄ／Ａ変換器か
らアナログ信号積分器に帰還されるアナログ信号のレベ
ル数に応じた数にする必要がなく、従って、アナログ信
号母子化器における量子化レベル数ＮＡを十分高くする
ことができる。従っで、アナログ信号母子化器における
量子化レベル数ＮＡに応じた値をとる量子化雑音ＶＡを
、十分小にすることができる。従って、アナログ信号積
分器に用いている演鋒増幅器の利得を大にするのに一定
の限度を有するためにサンプリング信号の周波数ｆ、を
Ａ／Ｄ変換されるべきアナログ信号の最高周波数ｆＩｌ
に対して高くするのに一定の限度を有するとしても、雑
音成分（Ｋ　／ＨＡ）ｖＡを十分小にすることができる
。

また、本発明によるＡ／Ｄ変換器の場合、Ｄ／Ａ変換器
がデジタル信号量子化器からのデジタル信号を直接入力
としているので、デジタル信号量子化器における量子化
レベル数Ｎ、をＤ／Ａ変換器がアナログ信号積分器に帰
還するアナログ信号のレベル数に応じた数にする必要が
あり、一方、Ｄ／Ａ変換器がアナログ信号積分器に帰還
するアナログ信号のレベル数を増すのに一定の限度を有
することから、デジタル信号量子化器におけるｍ子化し
ベル数Ｎ。を大にするのに一定の限度を有しているとし
ても、第４図で上述した従来のＡ／Ｄ変換器に関する上
述した（３）式と、本発明によるＡ／Ｄ変換器に関する
上述した（９）式とを対比すれば明らかなように、本発
明によるＡ／Ｄ変換器に関する雑音成分（Ｋ　　／Ｈ−
）１ｏ）Ｖｏは、第４図Ａ で上述した従来のＡ／Ｄ変換器に関する上述した（１）
式における雑音成分Ｋ　　−Ｖ　　に比し、Ａ 十分低い値でしか得られない。

従って、本発明によるＡ／Ｄ変換器によれば、Ａ／Ｄ変
換されるべきアナログ信号を、第４図で上述した従来の
Ａ／Ｄ変換器の場合に比し格段的に低い雑音成分しか有
していないデジタル信号に変換して出力端子に出力させ
ることができる。

また、本発明によるＡ／Ｄ変換器によれば、デジタル信
号積分器を有し、そして、その伝達特性ト１゜の値を大
とすれば、（９）式から明らかなようにＫＸの値をは望
１にすることができるので、出力端子に出力されるデジ
タル信号を、Ａ／Ｄ変換されるべきアナログ信号に対し
てほとんど減衰していないものとして得ることができる
。

実施例 次に、第１図を伴って、本発明の実施例を述べよう。

第１図において、第４図との対応部分には同一符号を付
して詳細説明を省略する。

第１図に示す本発明によるＡ／Ｄ変換器は、第４図で上
述した従来のＡ／Ｄ変換器の場合と同様の、サンプリン
グ信号によってサンプリングされているまたはされてい
ないＡ／Ｄ変換されるべきアナログ信号Ｓ１と、後述す
るＤ／Ａ変換器４から帰還されるアナログ信号Ｓ４との
差を積分するアナログ信号積分器２を有する。

このアナログ信号積分器２としては、それ自体公知の種
々の構成のものを用い得るが、第４図で上述した従来の
Ａ／Ｄ変換器の場合と同様のスイッチドキャパシタ形積
分器の構成または、ＲＣ形積分器の構成とし得る。

また、第４図で上述した従来のＡ／Ｄ変換器の場合と同
様の、アナログ信号積分器２から得られるアナログ信号
Ｓ２をデジタル信号Ｓ３に組子化するアナログ信号量子
化器３を有する。

このアナログ信号母子化器３も、それ自体は公知の種々
の構成のものを用い得るが、第４図で上述した従来のＡ
／Ｄ変換器の場合と同様の、並列比較形アナログ信号量
子化器の構成とし得る。　さらに、アナログ信号量子化
器３から得られるデジタル信号Ｓ３を積分するデジタル
信号積分器６を有する。このデジタル信号積分器６は、
それ自体公知の種々の構成のものを用い得るも、第１の
デジタル加算器と、その出力を遅延する遅延回路と、第
２のデジタル加算器とを有し、第１のデジタル加算器に
よって、デジタル信号Ｓ３と遅延回路の出力とを加算し
、第２のデジタル加算器によってデジタル信号Ｓ３と第
１のデジタル加算器の出力とを加算し、第２のデジタル
加算器の出力をデジタル信号積分器６のデジタル信号＄
６として出力させる構成とし得る。

また、デジタル信号積分器６から得られるデジタル信号
Ｓ６をデジタル信号Ｓ７に組子化して出力端子５に出力
させるデジタル信号量子化器７を有する。このデジタル
信号量子化器も詳細説明は省略するが、それ自体は公知
の種々の構成のものを用い得る。

さらに、上述したデジタル信号量子化器７から得られる
デジタル信号Ｓ７をその値に応じたレベルを有するアナ
ログ信号Ｓ４に変換し、そのアナログ信号Ｓ４を上述し
たアナログ信号積分器２に帰還させる、第４図で上述し
た従来のＡ／Ｄ変換器の場合と同様のｌ）／Ａ変換器４
を有する。

以上が、本発明によるＡ／Ｄ変換器の実施例の構成であ
る。

このような構成を有する本発明によるＡ／Ｄ変換器によ
れば、問題点を解決するための手段の項で上述したとこ
ろから明らかであるので、繰返しの説明は省略するが、
出力端子５に出力されるデジタル信号Ｓ７が、前述した
（８）〜（１２）式で表わされる電圧Ｖ。を有して（ｑ
られ、そして、この場合、サンプリング信号の周波数ｆ
、を、アナログ信号Ｓ１の最高周波数ｆ、に対して十分
高くすることによって、アナログ信号Ｓ１を、雑音成分
（Ｋ　／ＨＡ）ＶＡ及び（Ｋ　　／Ｈ−Ｈ）Ｖｏの比較
的少ないデＡＤ ジタル信号Ｓ７に変換して出力端子５に出力させること
ができる。

また、アナログ信号団子化器３における母子化レベル数
Ｎへを、Ｄ／Ａ変換器４がアナログ信号積分器２に帰還
するアナログ信号＄４のレベル数とは無関係に、十分高
くすることができるので、雑音成分（Ｋ　／ＨＡ）ＶＡ
を十分小にすることができ、また、雑音成分（Ｋｘ／Ｈ
０・ｌ−１，）Ｖｏを十分低い値で得ることができる。

従って、アナログ信号Ｓ１を、第４図で上述した従来の
Ａ／Ｄ変換器においてアナログ信号＄１をデジタル信号
Ｓ３に変換して出力端子５に出力させる場合に比し格段
的に低い雑音成分しか有していないデジタル信号Ｓ７に
変換して出力端子５に出力させることができる。

さらに、デジタル信号積分器６の伝達特性１」、を大と
することによって、出力端子５に出力されるデジタル信
号Ｓ７を、アナログ信号Ｓ１に対してほとんど減衰して
いないものとして（ｑことができる。

因みに、第１図に示す本発明によるＡ／Ｄ変換器におい
て、アナログ信＠＄１の周波数を１ＫＨｚ、サンプリン
グ信号の周波数ｆ　を２０４８ＭＨｚ、アナログ信号積
分器３に用いている演算増幅器の利得Ａを１００、アナ
ログ信号団子化器３におけるアナログ信号Ｓ２をデジタ
ル信号Ｓ３に団子化するときの団子化レベル数ＮＡを９
、デジタル信号積分器６の伝達特性Ｈ０を（２−Ｚ　　
）／（１−Ｚ”１）、デジタル信号量子化器７における
デジタル信号Ｓ６をデジタル信号Ｓ７に量子化するとき
の量子化レベル数ＮＯを２、Ｄ／Ａ変換器４から出力さ
れるアナログ信号Ｓ４がとるレベル数を２とした場合、
Ａ／Ｄ変換されるべきアナログ信号Ｓ１のレベル（入力
レベル）（ｄＢ）と、出力端子５に得られるデジタル信
号Ｓ７のＳ／Ｎ　（ｄＢ）との間で、第２図に示す関係
が得られ、また、アナログ信号Ｓ１のレベル（入力レベ
ル”）（ｄＢ）と、デジタル信号Ｓ７のアナログ信号Ｓ
１に対する損失（ゲイントラッキングエラー）（ｄＢ）
との間で、第３図に示す関係が得られた。

これに対し、第４図に示す従来のＡ／Ｄ変換器において
、アナログ信号積分器３を第１図に示す本発明のアナロ
グ信号積分器３と同じ伝達特性を有するものとし、そし
て、アナログ信号Ｓ１を上述の場合と同じＩＫＨｚ、サ
ンプリング信号の周波数ｆ、を上述の場合と同じ２０４
８　Ｋ　Ｈｚ　、アナログ信号積分器３に用いている演
算増幅器の利得を上述の場合と同じ１００、Ｄ／Ａ変換
器４から出力されるアナログ信号Ｓ４がとるレベル数を
上述の場合と同じ２とし、しかしながら、アナログ信号
量子化器３における■子化しベル数ＮＡを２とした場合
、アナログ信号Ｓ１のレベル（入力レベル）（ｄＢ）と
、出力端子５に得られるデジタル信号Ｓ３のＳ／Ｎ　（
ｄＢ）との間で、第５図に示す関係が得られ、また、ア
ナログ信号Ｓ１のレベル（入力レベル）（ｄＢ）と、デ
ジタル信号Ｓ１のレベル（入力レベル）（ｄＢ）と、デ
ジタル信号Ｓ３のアナログ信号Ｓ１に対する損失（ゲイ
ントラッキングエラー）（ｄＢ）との間で、第６図に示
す関係が得られた。

【図面の簡単な説明】

第１図は、本発明によるＡ／Ｄ変換器の実施例を示す系
統図である。 第２図は、第１図に示す本発明によるＡ／Ｄ変換器の説
明に供する、Ａ／Ｄ変換されるべきアナログ信号のレベ
ル（入力レベル）（ｄＢ）と、出力端子に得られるデジ
タル信号のＳ／Ｎ（ｄＢ）との関係を示す図である。 第３図は、第１図に示す本発明によるＡ／Ｄ変換器の説
明に供する、Ａ／Ｄ変換されるべきアナログ信号のレベ
ル（入力レベル）（ｄＢ）と、出力端子に得られるデジ
タル信号のＡ／Ｄ変換されるべきアナログ信号に対する
損失（ゲイントラッキングエラー）（ｄＢ）との関係を
示す図である。 第４図は、従来のＡ／Ｄ変換器を示す系統図である。 第５図は、第４図に示す従来のＡ／Ｄ変換器の説明に供
する、Ａ／Ｄ変換されるべきアナログ信号のレベル（入
力レベル）（ｄＢ）と、出力端子に得られるデジタル信
号のＳ／Ｎ（ｄＢ）との関係を示す図である。 第６図は、第４図に示す従来のＡ／Ｄ変換器の説明に供
する、Ａ／Ｄ変換されるべきアナログ信号のレベル（入
力レベル）（ｄＢ）と、出力端子に得られるデジタル信
号のＡ／Ｄ変換されるべきアナログ信号に対する損失（
ゲイントラッキングエラー’）（ｄＢ）との関係を示す
図である。 １・・・・・・アナログ信号源 ２・・・・・・アナログ信号積分器 ３・・・・・・アナログ信号量子化器 ４・・・・・・Ｄ／Ａ変換器 ５・・・・・・出力端子 ６・・・・・・デジタル信号積分器 ７・・・・・・デジタル信号量子化器 出願人　　日本電信電話株式会社 第１図 第２図 入りしへル（ＪＢ） 第８図 入ｈレベ・＋ｔ−ＣｄＢ） 第４図

Claims (1)

1. 【特許請求の範囲】 演算増幅器を用いて構成され、Ａ／Ｄ変換されるべきア
   ナログ信号と帰還されるアナログ信号との差を積分する
   アナログ信号積分器と、該アナログ信号積分器から得ら
   れるアナログ信号をデジタル信号に量子化するアナログ
   信号量子化器と、 該アナログ信号量子化器から得られるデジタル信号を積
   分するデジタル信号積分器と、 該デジタル信号積分器から得れるデジタル信号をデジタ
   ル信号に量子化して出力端子に出力させるデジタル信号
   量子化器と、 該デジタル信号量子化器から得られるデジタル信号をア
   ナログ信号に変換し、そのアナログ信号を上記アナログ
   信号積分器に上記帰還されるアナログ信号として帰還さ
   せるＤ／Ａ変換器とを有し、 上記アナログ信号積分器及び上記アナログ信号量子化器
   の何れか一方または双方が、サンプリング信号による制
   御の下に動作させられていることを特徴とするＡ／Ｄ変
   換器。