JPS62204366A - 付加プロセツサの制御方法 - Google Patents
付加プロセツサの制御方法Info
- Publication number
- JPS62204366A JPS62204366A JP4619986A JP4619986A JPS62204366A JP S62204366 A JPS62204366 A JP S62204366A JP 4619986 A JP4619986 A JP 4619986A JP 4619986 A JP4619986 A JP 4619986A JP S62204366 A JPS62204366 A JP S62204366A
- Authority
- JP
- Japan
- Prior art keywords
- address
- additional processor
- program
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は付加プロセッサ、特に、実数演算機構をもつ演
算プロセッサを接続した電子計算機システムに係り、特
に、プログラム実行領域の大きさが異なるシステム間で
の実行に好適な付加プロセッサの制御方式に関する。
算プロセッサを接続した電子計算機システムに係り、特
に、プログラム実行領域の大きさが異なるシステム間で
の実行に好適な付加プロセッサの制御方式に関する。
従来、マイコンシステムにおける実数演算処理を付加プ
ロセッサで行なう場合の制御方式は、スカイコンピュー
タ社のマルチパスに対するファーストフローテイングポ
イントプロセッサシステムインテーグレーション マニ
ュアル（ＳＫＹＣＯＭＰＵＴＥＲ３ＦＡＳＴ ＦＬＯＡ
ＴＩＮＧ−ＰＯＩＮＴ ＰＲＯＣＥＳＳＯＲＦＯＲ？Ｉ
ＵＬＴＩＢＵＳ ＳＹＳＴＥＭＳ ＳＹＳＴＥＭ ＩＮ
ＴＥＧＲＡＴＩＯＮ ＭＡＮＵＡＬ）において論じられ
ている。
ロセッサで行なう場合の制御方式は、スカイコンピュー
タ社のマルチパスに対するファーストフローテイングポ
イントプロセッサシステムインテーグレーション マニ
ュアル（ＳＫＹＣＯＭＰＵＴＥＲ３ＦＡＳＴ ＦＬＯＡ
ＴＩＮＧ−ＰＯＩＮＴ ＰＲＯＣＥＳＳＯＲＦＯＲ？Ｉ
ＵＬＴＩＢＵＳ ＳＹＳＴＥＭＳ ＳＹＳＴＥＭ ＩＮ
ＴＥＧＲＡＴＩＯＮ ＭＡＮＵＡＬ）において論じられ
ている。
これによれば、第３図のように説明できる。プログラム
実行領域１４において、０８１２により起動されたプロ
グラムＡが、ユーザプログラム実行領域１１の中で、付
加プロセッサを使用しながら処理を行なっている状態を
示す。付加プロセッサへのアクセスは、メモリマツブト
入出力アドレスとして割付けられた領域１３に対してア
クセスすれば入出力は可能となる。
実行領域１４において、０８１２により起動されたプロ
グラムＡが、ユーザプログラム実行領域１１の中で、付
加プロセッサを使用しながら処理を行なっている状態を
示す。付加プロセッサへのアクセスは、メモリマツブト
入出力アドレスとして割付けられた領域１３に対してア
クセスすれば入出力は可能となる。
ところが、現在の方法ではユーザプログラムより直接領
域１３に対してアクセスするようなプログラムでは、プ
ログラム実行領域の大きさの異なる実行領域上１４．１
５では、同一プログラムは動作できないという欠点があ
る。なぜなら、メモリマツブト入出力アドレスはコンパ
イラが出力した実行モジュールに絶対値としてセットさ
れているため、領域１４上のプログラムを領域１５で動
かそうとすると、メモリマツブト入出力アドレスでない
アドレスをアクセスしてしまうからである。
域１３に対してアクセスするようなプログラムでは、プ
ログラム実行領域の大きさの異なる実行領域上１４．１
５では、同一プログラムは動作できないという欠点があ
る。なぜなら、メモリマツブト入出力アドレスはコンパ
イラが出力した実行モジュールに絶対値としてセットさ
れているため、領域１４上のプログラムを領域１５で動
かそうとすると、メモリマツブト入出力アドレスでない
アドレスをアクセスしてしまうからである。
これは、プログラミングシステムと実行システムが異な
るネットワークシステムのようなシステムでは致命的な
欠点となる。
るネットワークシステムのようなシステムでは致命的な
欠点となる。
本発明の目的は、実数演算機構をもつ付加プロセッサを
接続した電子計算機システムにおいて、付加プロセッサ
へのアクセスとなるメモリマツブト入出力アドレスに依
存しない実行プログラムを作成、かつ、実行できる電子
計算機システムを提供することにある。
接続した電子計算機システムにおいて、付加プロセッサ
へのアクセスとなるメモリマツブト入出力アドレスに依
存しない実行プログラムを作成、かつ、実行できる電子
計算機システムを提供することにある。
〔発明の概要〕
本発明は付加プロセッサを接続している電子計算機シス
テムにおいて、付加プロセッサへのアクセスとなるメモ
リマツブト入出力アドレスを、絶対値でなく、アドレス
レジスタの相対値として、参照するようにし、メモリマ
ツブト入出力に依存しない実行プログラムを作成、かつ
、実行できるようにするものである。
テムにおいて、付加プロセッサへのアクセスとなるメモ
リマツブト入出力アドレスを、絶対値でなく、アドレス
レジスタの相対値として、参照するようにし、メモリマ
ツブト入出力に依存しない実行プログラムを作成、かつ
、実行できるようにするものである。
第２図では、電子計算機システムは、基本演算機構（Ｂ
ＰＵ）１．主記憶装置２．付加プロセッサ３．バスコン
トローラ４．フレキシブルディスクコントローラ５．フ
レキシブルディスク６、多種入出力装置コントローラ７
、システムバス８より構成されている。
ＰＵ）１．主記憶装置２．付加プロセッサ３．バスコン
トローラ４．フレキシブルディスクコントローラ５．フ
レキシブルディスク６、多種入出力装置コントローラ７
、システムバス８より構成されている。
第４図では、コンパイラは、実数演算を認識すると、３
１から３５のように演算を行なうオブジェクトを出力す
る。３１は演算の種類を付加プロセッサのコモンレジス
タにセットすることを示している。３２は、入力データ
を付加プロセッサのデータレジスタにセットすることを
示している。
１から３５のように演算を行なうオブジェクトを出力す
る。３１は演算の種類を付加プロセッサのコモンレジス
タにセットすることを示している。３２は、入力データ
を付加プロセッサのデータレジスタにセットすることを
示している。
３３では、演算が終了するまで終了待ちする。
３４で演算の終了を付加プロセッサのステータスレジス
タで確認した後、３５で結果を付加プロセッサのデータ
レジスタから取出す、このようにして、ユーザプログラ
ムから直接付加プロセッサをアクセスできる。
タで確認した後、３５で結果を付加プロセッサのデータ
レジスタから取出す、このようにして、ユーザプログラ
ムから直接付加プロセッサをアクセスできる。
本発明の第１図では、マツブト入出力アドレス２２は、
従来、絶対値アドレスとして定義されていたが、Ｏ８領
域２３の開始アドレス２１より固定的にｎバイトだけ離
れたものと定義する。このｎバイトは、実行システムの
相違によるプログラム実行領域の大きさに影響されない
と定義づける。
従来、絶対値アドレスとして定義されていたが、Ｏ８領
域２３の開始アドレス２１より固定的にｎバイトだけ離
れたものと定義する。このｎバイトは、実行システムの
相違によるプログラム実行領域の大きさに影響されない
と定義づける。
そこで、ユーザプログラムで実数演算を行なう場合に、
コンパイラは従来は２２に示すマツブト入出力アドレス
を直接オブジェクト上に出力していたが１本発明では２
１の開始アドレスをアドレスレジスタによって決定し、
マツブト入出力アドレス２２は、２１から相対アドレス
で示すことができるようなオブジェクトを出力するコン
パイラを作成する。これにより、付加プロセッサのマツ
ブト入出力アドレス２２へのアクセスは、アドレスレジ
スタ相対で可能となる。従って、本実施例によれば、実
数演算を行なう場合、直接、マツブト入出力アドレス２
２を参照するようなプログラムでは、プログラム実行領
域の大きさの変わるシステムに依存せず、実行プログラ
ムを作成、かつ、実行できる。
コンパイラは従来は２２に示すマツブト入出力アドレス
を直接オブジェクト上に出力していたが１本発明では２
１の開始アドレスをアドレスレジスタによって決定し、
マツブト入出力アドレス２２は、２１から相対アドレス
で示すことができるようなオブジェクトを出力するコン
パイラを作成する。これにより、付加プロセッサのマツ
ブト入出力アドレス２２へのアクセスは、アドレスレジ
スタ相対で可能となる。従って、本実施例によれば、実
数演算を行なう場合、直接、マツブト入出力アドレス２
２を参照するようなプログラムでは、プログラム実行領
域の大きさの変わるシステムに依存せず、実行プログラ
ムを作成、かつ、実行できる。
図中２４は入出力領域、２５はマツブト入出力領域であ
る。
る。
本発明によれば、プログラム実行領域の異なるシステム
の度にコンパイルして実行プログラムを作成しなくて良
い。
の度にコンパイルして実行プログラムを作成しなくて良
い。
Claims (1)
- 【特許請求の範囲】 １、システムバスに接続された付加プロセッサのデータ
転送用レジスタへの書き込み、読み出しを一定のメモリ
アドレスに対する書き込み、読み出しとして実行できる
電子計算機システムにおいて、 入出力用の前記メモリアドレスを相対番地として位置付
けるためのアドレスレジスタを設けたことを特徴とする
付加プロセッサの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4619986A JPS62204366A (ja) | 1986-03-05 | 1986-03-05 | 付加プロセツサの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4619986A JPS62204366A (ja) | 1986-03-05 | 1986-03-05 | 付加プロセツサの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204366A true JPS62204366A (ja) | 1987-09-09 |
Family
ID=12740406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4619986A Pending JPS62204366A (ja) | 1986-03-05 | 1986-03-05 | 付加プロセツサの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204366A (ja) |
-
1986
- 1986-03-05 JP JP4619986A patent/JPS62204366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| US4656581A (en) | Vector mask control system | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| CN110609705B (zh) | 一种提高mcu总线效率的方法、智能终端、存储介质及芯片 | |
| JPS62204366A (ja) | 付加プロセツサの制御方法 | |
| JPS6238738B2 (ja) | ||
| JPH0635800A (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH07109589B2 (ja) | 命令処理方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS5919287A (ja) | メモリアクセス命令による入出力処理方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| KR20230086248A (ko) | Plc를 위한 사용자 지정 어드레스 변수의 처리 방법 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| CN111522600A (zh) | 一种在dsp上的异构计算框架构建方法及系统 | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPS5945553A (ja) | メモリアドレス方式 | |
| JPS6226727B2 (ja) | ||
| JPH0234058B2 (ja) |