JPS6220324A - 電子装置形成基板および電子装置の製造方法 - Google Patents

電子装置形成基板および電子装置の製造方法

Info

Publication number
JPS6220324A
JPS6220324A JP15816785A JP15816785A JPS6220324A JP S6220324 A JPS6220324 A JP S6220324A JP 15816785 A JP15816785 A JP 15816785A JP 15816785 A JP15816785 A JP 15816785A JP S6220324 A JPS6220324 A JP S6220324A
Authority
JP
Japan
Prior art keywords
wafer
electronic device
layer
mirror
forming substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15816785A
Other languages
English (en)
Inventor
Toshiaki Kitahara
北原 敏昭
Tomihisa Yukimoto
行本 富久
Keizo Inaba
稲庭 桂造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15816785A priority Critical patent/JPS6220324A/ja
Publication of JPS6220324A publication Critical patent/JPS6220324A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電子装置、特にGaAa(ガリウム。
砒素)FET (電界効果トランジスタ)の製造技術に
関する。
〔背景技術〕
現在、半導体材料の主流はシリコン月1結晶であるが、
I−V族化合物半導体特にガリウム・ヒ素(GaA、s
)はシリコンにない特性を有するため、近年、精力的に
研究されている。その例が、工業調査会発行の「電子材
料」誌、1984年8月号34頁から40頁に記載され
ている。
尚、本明細書中においては、半導体装#、化合物半導体
装置等の名称は、電子装置全意味+−,、基板(ウェハ
)は電子装置形成基板全意味する。
GaAs半導体装置はショットキ障壁形電界効果トラン
ジスタ(MESFETと称す。)によって構成される。
このMESFETを製造するにあたっては、第6図で示
すMESFETの完成断面図を参照j〜で説明すれば、
半絶縁性GaAs基板1の一主面にn型活性層2を形成
し、このn型活性層2の一部にソース・ドレインコンタ
クトのためのn+型型数散層3形成し、このn++層3
に対してオーミック接続する金属(たとえばAuGe)
よシなるソース・ドレイ/電極4全設け、これら電極4
に挾壕れたn型活性層2上にショットキ障壁全つくる金
属(たとえばAl)からなるゲート電極5を設ける。こ
のようなMESFETは3端子素子であり、ソース・ド
レイン間に電圧Vds+Th印加した状態でゲート電圧
Vgffi変化させることでゲート電極下の空乏層全制
御し、ソース・ドレイン電流のオン・オフ動作の切換え
全可能とする。
本出願人もGaAs半導体装置の開発を行ない、本発明
前に以下の製造方法を開発した。
すなわち、GaAs 単結晶(インゴットと称す。)か
らGaAs基板(ウェハ)全スライシング技術によ多形
成し、前記ウェハの両面に対して研摩(ラッピング)を
行ないウェハの平坦度、わん曲。
厚さ等のばらつき2表面のスライシングによる加工歪層
を少なくし、次にウェハー両面を軽く化学エツチングし
てさらに加工歪層を少なくし、次にウェハーの片面のみ
鏡面研摩(ボリシング)し素子形成に必要なウェハ表面
状態すなわち、平坦度。
わん曲、厚さ等の高寸法精度決定され、無欠陥で、かつ
、清浄な表面状態を得、そ(〜てこの鏡面に対して不純
物導入等を施し、GaAs半導体装置全形成するもので
ある。
しかしながら、本発明者らの検討で下記事項があきらか
となった。
上記GaAs ウェハ処理は、シリコン単結晶ウェハ(
Siウェハとも称す。)の処理を基にして行なわれてい
るが、81ウエハとGaAaウェハーとは材料性質が異
なり、その寸ま、Siウェハーを用いた製造工程を適用
できないご−とがわかった。
すなわち、Slつ正ハでは素子形成面となる表面の結晶
欠陥をなくすために(ゲッタリングと称す。)、ウェハ
裏面に故意に加工歪層を残し、ウェハ全面’e1000
℃以上にして上記表面の欠陥を加工歪層に誘導すること
が行なわれる。しかし、GaAs ウェハにこの工程を
使用すると隅点(GaAs=1238°C,5i=14
10°C)の違いによシ、GaA、sの結晶性が不均一
になるばかシか、裏面の加工歪層のために裏面の熱膨張
係数が表面のそれより大きくなりウェハがわん曲してし
まい、GaAs ウェハ表面に結晶欠陥が誘発されてし
まう。そのため、800℃以上に熱処理温度を上昇させ
ることができず、効果的なゲッタリングが行なえない。
さらに、ウェハのわん曲による結晶欠陥の発生は製造工
程内でも発生する。たとえば、GaAs材料は安定な酸
化膜がないため、GaAsFETのソース・ドレイン領
域とのコンタクト用n 拡散層3の形成において、S1
イオン注入後のアニール時には、ヒ素(As)の飛散に
よる電子移導度低下防止用に、リン・シリケート・ガラ
ス(以下PSGと称す。)膜で表面を被って行なわれる
このPSG膜とGaAsは熱膨張係数が連々りている(
 P S G= 2.33X10−’ art/℃、 
Ga As=5.93X10−’ crrL/’C)為
、800℃で行なわれるアニール処理時にGaAs ウ
ェハーがわん曲し、PSG膜とGaAsの接触面では、
圧縮応力が発生し、GaAs ウェハ表面に結晶欠陥が
発生する。
またGaAsウェハ裏面には、引張シ応力が発生し、裏
面の加工歪層からその欠陥が転位してウェハ表面部にま
で達する。前述のごときウェハ表面の結晶欠陥は、イオ
ン注入したStイオンをトラップするため活性化率が低
下し、又は不均一となり、電子移動度に関与する不純物
数が減少し、電子移動度が低下する。
以上の様に、結晶欠陥発生はウェハのわん凸状態に極め
て敏感であり、素子特性の向上においては、いかにウェ
ハのわん曲率を低くするかが重要な課題であることが、
発明者の検討によシあきらかとなった。
〔発明の目的〕
本発明の目的は、熱処理時の半導体基板のわん曲を減少
させて結晶欠陥密度を低減できることのできる半導体基
板処理技術全提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書のiie 6および添(=j図面からあきらかに
なるであろう。
〔発明の概要〕
本願(・τおい一’t−開示されZ)発11JIのうち
代へ1的なものの概要を一簡η月で説明ずJlば下i1
1のLおりT′ある。。
すなわち、判′導体基板(ウェハ)の熱々4. f(1
1時のわん白金減少さぜるために、ウェハの両面な一加
Tイi層のない鏡面研摩仕−1−げとすること(Cより
、裏角1加]土歪層の影響によるわん曲及び、結ll?
+欠陥を減少さぜることができる。
さらに、ウェハ表面にウェハと熱膨張係数の異なる1卓
プこと對ばPSGS金膜成1.に鴨合上記の如く熱射併
を行なってもウェハ自体のわん曲が少ないことに、、k
 p P S G膜の響影WよるつLハのわん曲や、結
晶欠陥は少なくできる。
以下、庫発明の実施例について説明する、。
〔実施例〕
2t−発明においτは、ウェハの熱射1111時のわX
7曲ケ減少さぜるため仕合物生導体装置の製造に用いる
ガリウム・ヒ’A (Gs、 A s )化合物子導体
基板(ウェハ)の両IHIが加工歪層のない鏡面で形成
されていることが特徴である。以−ト、両面Cイ(面仕
十げウェハの特徴についで下記に示す”。
両面鏡面壮士げウェハのわん曲1j:、!而に加工歪層
がなく、両面が同一な熱的性質ケ有しているため、従来
と比較し7て低減さオ′する。上記両面鏡面ウゴハのわ
ん曲の発生原因は、ウェハのスライシング」:程やポリ
シング丁程の処理条件により決定される値であり、従来
の様な裏面加工歪層の響形によるウェハのわん曲ではな
い。さら(F、ウェハわん曲が発生しでも、つyハ表裏
面に加工歪層がないため、わん曲による結晶欠陥の転位
もない。
さらに、両面鏡面つェハ表m1にPSG膜の様なGaA
s ウェハと熱膨張係数差の大きい膜を形成し2て、イ
オン注入不純物のアニール処理を80000で行なった
場合′T#ば、−1記の如くウェハ自体のわん曲が少な
いことにより、G a A s ウェハのわん曲は減少
てきる3、たとえば、従来の片面鏡面ウェハでは、7 
/1m’Q 15 It m (ウエノ\内)のわん曲
が発生するが、本発明により、ば3.5μm1〜7μm
n(つyハ内)と々す、ウェハのわん曲が約1分値とな
る。つyハ表製面の応力の神類は、裏面が引張り応力、
表面が圧縮応力となるか、つ丁ハわん曲が少ガいので従
来よりそれら応力も小さくかっ、裏面に加工歪層がない
のでそこからの転位の発生がなくウェハ表面の結晶欠陥
密度が低減される5、以十の様にわん曲を低くおさAる
ことができるブこめ、表1fliの欠陥密度が低減でき
、これにより、不純物イオンの欠陥によるトラップが低
]:’ L、活性化率音大きくでき、素子特性の安定化
が燵成できる。
次に、図面分用いて両面鉤部つJハ看・用い′#累ティ
製造工程ついて説明する。
第1図から第5図は、本発明の一実施例を示すものであ
って・GaAs ウエノ・全両面鏡面イト−1−げし、
n型活+I:1′化層を形成Jるプロセスの工程断面図
である。
以下、各工程にそって詳述する。
(1)GaA、s化合物子導体結晶、インゴツトからス
ライスした厚さ数百μmのGaAsウェハ1を用意する
。このときのつfハ1の両主面K l:j:切削歪み層
6が残っている。(第1図) (2)粒度$1200の砥粒全使用し2てウェハの両主
面をラッピングし、切削歪み層6全取り除く。
このとき両主面表面には小さい歪み層7が1だ残存する
。このあと、ライト(化学)エツチングするが歪み層の
一部は依然と1.て残っている。(第2図) (3)粒度#3000−4000の超微粒砥粒を使用し
て溶面研摩仕上げする。こ第1により両面の歪み層は完
全に取り除かれた鏡面8となる。(第3図) (4)両面が鏡面仕上げされたウェハ1の一主面に対し
81などのドナ不純物イオン打込み1−9ヲ形成する。
(第4図) (5)不純物イオン打込み層形成面にケミカル・ベーパ
・デポジション(CVD)法により、PSG膜10ケ形
成した状態で活性化アニール(700〜b 化層2を形成する。(第5図) このPSG膜全選択的
にエツチングして取シ除く。この後、図示されないが、
リフトオフ法等によジオ−ミック金属(Au−Go等)
によるソース・ドレイン電極、及びショットキ金属(A
1等)によるゲート電極全形成し、第6図で示す様なG
aAsFETを完成することになる。但し、本実施例に
おいてはウェハ裏面は第6図と異なり鏡面研摩が施され
ている。
〔発明の効果〕
(1)ウェハ両面を、加工歪層のない鏡面とすることに
よシ、熱処理時のウェハのわん曲が低減され、ウェハ表
面の欠陥密度が低減できる。
(2)  (1)よ如、ウェハ表面にウェハと熱膨張系
数の異なる膜を形成しても、ウェハ自体のわん曲が低減
されているため、ウェハのわん曲は低減でき、ウェハ表
面の欠陥密度は低減される。
(3)  ウェハの両方の主面を鏡面研摩しておくこと
によシ、ウェハ面から完全に切削歪みが取シ除かれた状
態でイオン打込み不純物の活性化アニールを行うことが
でき、熱処理時にウェハ内に熱歪みの発生がなくなり、
活性化不良につながる結晶欠陥の発生を阻止(キャリア
が歪み層ヘトラップされることがなくなり)し、歩留が
向上する効果が得られる。
以上本発明者によってなされた発明を実施例にもとすき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔利用分野〕
本発明は主としてGaAs FET、GaAs  IC
のウェハ段階での処理に適用して効果がある。
本発明はこの他、GaAs’に用いた光デバイスにも応
用できる。
以上の説明では主として本発明者によってなされ六発B
Aをその背景となった利用分野である化合物半導体装置
の形成技術について説明したがそれに限定されるもので
はない。
本発明は少々くとも表面の欠陥密度の低減が必要な加工
物の処理に適用できる。
【図面の簡単な説明】
第1図乃至第5図は本発明の一実施例を示すGaAs基
板のn型活性層形成までのプロセスの工程断面図である
。 第6図は、Ga As F E TO例を示す断面図で
ある。 1・・・GaAs基板、2・・・n型活性層、3・・・
n+型層、4・・・ソース・ドレイン電極、5・・・ゲ
ート電極、6・・・歪み層、7・・・小歪み層、8・・
・鏡面、9・・・不純物イオン打込層、10・・・PS
G膜。 第  1  図 第  2  図 第  3  図 θ ?j      / 第  4  図 へ 第  5  図 2       /θ 第  6  図

Claims (1)

  1. 【特許請求の範囲】 1、両主面の表面状態は、加工歪層が除去された鏡面状
    態よりなる電子装置形成基板。 2、上記電子装置形成基板の材質は、化合物半導体より
    なる特許請求の範囲第一項記載の電子装置形成基板。 3、上記電子装置形成基板の材質は、ガリウム・ヒ素化
    合物半導体よりなる特許請求の範囲第一項記載の電子装
    置形成基板。 4、電子装置形成基板の両主面を鏡面に研摩仕上げする
    工程と、上記基板の一主面に不純物導入する工程と、導
    入した不純物の活性化のための熱処理を行う工程とを、
    具備することを特徴とする電子装置の製造方法。 5、上記電子装置形成基板はカリウム・ヒ素である特許
    請求の範囲第1項に記載の電子装置の製造方法。
JP15816785A 1985-07-19 1985-07-19 電子装置形成基板および電子装置の製造方法 Pending JPS6220324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15816785A JPS6220324A (ja) 1985-07-19 1985-07-19 電子装置形成基板および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15816785A JPS6220324A (ja) 1985-07-19 1985-07-19 電子装置形成基板および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6220324A true JPS6220324A (ja) 1987-01-28

Family

ID=15665734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15816785A Pending JPS6220324A (ja) 1985-07-19 1985-07-19 電子装置形成基板および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6220324A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564215U (ja) * 1992-02-07 1993-08-27 株式会社新潟鉄工所 ロータリー式除雪車の除雪装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564215U (ja) * 1992-02-07 1993-08-27 株式会社新潟鉄工所 ロータリー式除雪車の除雪装置

Similar Documents

Publication Publication Date Title
JP2726583B2 (ja) 半導体基板
JP2908150B2 (ja) Soi基板構造及びその製造方法
JPH04162609A (ja) ディスクリート素子用基板の製造方法
US6514886B1 (en) Method for elimination of contaminants prior to epitaxy
JPH08213331A (ja) 転位欠陥の少ない半導体製造方法
JP3274190B2 (ja) 半導体エピタキシャル基板の製造方法
JP3063143B2 (ja) Si基板の製造方法
JPH1050715A (ja) シリコンウェーハとその製造方法
JP5532754B2 (ja) 半導体装置の製造方法
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
US20080085589A1 (en) Fabrication of strained silicon film via implantation at elevated substrate temperatures
TWI668739B (zh) 磊晶基板及其製造方法
JPS6220324A (ja) 電子装置形成基板および電子装置の製造方法
US20040135208A1 (en) Semiconductor substrate and manufacturing method thereof
JPH02228042A (ja) 薄膜半導体装置の製造方法
JPH05218049A (ja) 半導体素子形成用基板
JPH04162630A (ja) 半導体基板
JPH05198579A (ja) 半導体ウェハ及びその製造方法
JP2639470B2 (ja) GaAs単結晶のウエハの製造方法
JPS58145168A (ja) 半導体装置
US20030032268A1 (en) Semiconductor material and method for enhancing solubility of a dopant therein
JPS62272571A (ja) 半導体装置
CN114724954A (zh) 制造宽带隙器件的方法
JPS63126232A (ja) 半導体装置の製造方法
JPH0661234A (ja) 半導体装置の製造方法