JPS62202692A - 画像信号フオ−マツト変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 本発明は画像処理のためインタレースフォーマットのビ
デイオ信号を非インタレースフォーマットの画像信号に
変換する装置に関するもので、従来の変換方式における
ラインのメモリに対するアドレスがフレームにおける増
分係数で与えられるためフレーム当たりのライン数が２
のべき乗以外の場合の変換が不可能であるという問題点
を解決するために、メモリへの書き込みと読み出しを同
一のアドレスで行ない、画像データのラインアドレスを
前フレームに格納したラインのアドレスに従って決定す
ることにより制約のない迅速な変換を行なうことの可能
な技術を開示している。

［産業上の利用分野］ 本発明は飛越走査（インタレースフオーマツト）によっ
て画面を構成しているビディオ信号をアドレス順走査（
非インタレースフォーマット）の画像信号に変換する装
置の制御に関するもので、特に単一フレームメモリによ
って迅速に変換することが可能であってまた変換に際す
るライン数等についての制約がなく多様な要求に応する
ことのできる装置を実現し得る制御手段に係る。

（従来の技術］ 第４図は画像信号変換装置の構成の例を示す図であって
、１はテレビジョンカメラ、２はデジタイザ、３はデー
タバス、４はフレームメモリ（ＲＡＭ）、５は書込みア
ドレスレジスタ、６はマイクロプロセッサ、７は読出し
アドレスレジスタを表している。

第４図においてデジタイザ２はテレビジョンカメラ１が
発生したアナログ信号を２値の画像信号に変換する。マ
イクロプロセッサ６が該画像信号を書込みアドレスレジ
スタ５によって示されるＲＡＭ４の領域に書き込み、一
方、読み出しアドレスレジスタ７の示す位置から読み出
すことによってインタレースフォーマットから非インタ
レースフォーマットの変換が行なわれる。

以下、従来のインタレースフォーマットから非インタレ
ースフォーマットへの変換の制御について第１表を用い
て８ラインのビディオフレームを例にとって説明する（
実際にはライン数は例えば５１２のように大きな値であ
るが、ここでは理解を容易にするため８としている）。

第１表の最左側列はフレームメモリの行アドレスであり
、Ａは書き込みデータのビディオライン、Ｂは読み出し
の際の行アドレスを示している。

第１のフレームでは、飛越走査によって得られたデータ
が順次書き込まれるので第１表のＡと表示した列に示す
ように、ビディオラインは０．２．４．６．１．３．５
．７の順になっている。

次に第２のフレームのビディオラインはリアルタイムで
第１のフレームと同様０．２．４〜７の順に加わること
になるが、このとき、第１フレームのビデイオラインは
リアルタイムで非インタレースフォーマットで読み出さ
れる。すなわち、第１のフレームのビディオライン０が
読み出されるとその直後に第２フレームの０ラインが読
み込まれマイクロプロセッサはアドレスをフレーム内の
ライン数の２分の１（この例では８÷２＝４）だけ増加
して次のビディオライン（メモリアドレスライン４で示
すライン）１を読み出す、この読出し直後に第２フレー
ムの次のビディオライン、すなわち、ビディオライン２
はメモリラインアドレス４に挿入され、読出したビディ
オライン１に置き替わる。このような処理を順次行なう
ことによって、第１表のＢで示す列に示すようなアドレ
ス順にデータが読み出されてインタレースフォーマット
から非インタレースフォーマットへの変換が行なわれる
。

以上の説明にあるようにフレームメモリから画像データ
を読み出す場合のアドレスの増分は１フレームのライン
数を２で除した値である。

この値を加算した結果がフレームのライン数を越える場
合には、その結果の値からライン数の値を減算して更に
１を加えてアドレス値としている。

第　　　１　　　表 ［発明が解決しようとする問題点］ 上述したような従来のインタレースフォーマットの画像
信号を非インタレースフォーマットの画像信号に変換す
る装置においては、フレームメモリに書き込すれたイン
タレースフォーマットの画像データを非インタレース画
像データとして読み出すためのアドレス値を以前のアド
レス値に１フレームのライン数を２で除した値を加える
ことによって生成しているので、１フレームのライン数
が２のべき乗でなければならないという絶対的な制約が
あった。従って、装置の設計上の自由度に乏しいという
問題点があった。

本発明はこのような従来の問題点に鑑み、１フレームの
ライン数がいかなる値の場合であっても、インタレース
フォーマットの画像信号を非インタレースフォーマット
の画像信号に容易に変換することの可能な画像信号変換
装置を提供することを目的としている。

［問題点を解決するための手段］ 本発明によれば上記目的は特許請求の範囲に記載のとお
り、１フレ一ム分の画像データを格納し得るフレームメ
モリに一旦格納した画像データを格納時とは異なるアド
レス１＠序で読み出すことによりインタレースフォーマ
ットの画像データを非インタレースフォーマットの画像
データに変換する装置であって、１フレームの画像デー
タの行数を２Ｎとしフレームメモリに書き込みを行なう
画像データの行アドレスをＫ、フレームメモリから読み
出す画像データの行アドレスをＬとするとき、Ｋが奇数
であるときはＬ＝（Ｋ＋１）／２であり、Ｋが偶数であ
るときはＬ＝（Ｋ／２＞の関係になるごとく、ある画像
のフレームの第り行の画素データを読み出したフレーム
メモリの領域に該フレームの直後のフレームの第に行の
同一列の画素データを書き込むことを特徴とする画像信
号フォーマット変換装置により達成される。

［作　用］ 本発明の方式は単一のフレームメモリを用いて画像信号
のフォーマットの変換を行なうものであって、インタレ
ースフォーマットから非インタレースフォーマットへの
変換を行なう場合、ある画素データをフレームメモリか
ら読み出して出力した直後に入力される画素データを該
フレームメモリの同一アドレスに書き込むものである。

インタレースフォーマットにおいては、１フレームが２
ＸＮライン（Ｎは整数）によって構成される場合には画
像上のラインは１　、Ｎ　、２　、（Ｎ＋２）、・・・
・・・、（２Ｎ−１）、２Ｎの順に出力される。

そこで、あるフレームにおいてメモリのある番地にに行
のｈ画素目を書き込んだ場合、次のフレームにおいてそ
の番地に１行のｈ画素目を書き込めばよい、にとＬの対
応は、 Ｌ→１２３・・・・・・　ＮＮ÷ｌ　　Ｎ＋２　　Ｎ＋
３・・・・・・２ＮＫ→１３５・・・・・・２Ｎ−１２
４８・・・・・・２Ｎとなる。あるフレーム（第１フレ
ーム）の各画素のメモリ書き込み番地を適当に定めれば
、次のフレーム（第２フレーム）の各画素の書き込み番
地が定まり、第２フレームの書き込み番地から第３フレ
ームの書き込み番地が定まり、以後のフレームも定まる
。ここで、各画素の書き込み番地は、最大（２Ｎ−２）
フレームサイクルとなる。たとえば、１フレーム６ライ
ンの場合第２表のように４フレームサイクルとなる。

従って、フレームメモリのラインに対応するアドレスを
第２表のように決定すればよい。

第　　　２　　　表 ［実　施　例］ 第１図は本発明の１実施例のブロック図であって、画像
信号フォーマット変換装置の構成を示すものであり、８
はサイクリック上位アドレス生成部、９はライン内下位
アドレス生成部、１０はフレームメモリ（ＲＡＭ）を表
している。

第１図において、サイクリック上位アドレス生成部８は
単一のフレームメモリ１０によって画像信号のインタレ
ースフォーマットから非インタレースフォーマットへの
変換を行なうための画像のラインに対応するフレームメ
モリ１０の行アドレス（上位アドレス）生成する。また
、ライン内下位アドレス生成部９は行（ライン）内各画
素に対応する列アドレス（下位アドレス）を生成する。

第２図は本発明は他の実施例のブロック図であって、１
１〜１３はそれぞれカウンタを示しており、１４はＲＯ
Ｍ、１５はフレームメモリ（ＲＡＭ）を表している。

第２図において、ビディオカメラがらの信号をＡ／Ｄ変
換して得られるインタレースフォーマットのディジタル
画像信号（Ａ　／　Ｄ変換を行なう場合サンプルクロッ
クの周波数で変換する）をフレームメモリ１５に一旦書
き込んだ後読み出すことにより非インタレースフォーマ
ットへの変換を行なっているが、このリード／ライトは
ビディオ信号の垂直同期パルス、水平同期パルスおよび
サンプルクロック等によって制御される。

第２図に示した実施例の動作について、１フレームが６
ラインで構成される画像の場合について説明すると、１
フレームが６ラインの場合の各ラインに対応するフレー
ムメモリ５の上位アドレスは４サイクルとなる。４サイ
クルで廻るラインとアドレスとの対応を第３表に示す。

第　　　３　　　表 第２図におけるカウンタ１１は２ビツトカウンタであっ
て垂直同期パルスが入力されることにより０，１，２．
３の値をサイクリックに出力する。カウンタ１２は３ビ
ツトカウンタであって、水平同期パルスをクロック入力
としており、垂直同期パルスをクリア入力とじている。

従って、画像のライン　１．２．３．４．５．６に対し
て０．１，２，３，４．５　　を出力する。カウンタ３
はサンプルクロック（１画素ごとのクロック）をクロッ
ク入力とし、水平同期パルスをクリア入力としている。

すなわち、フレームメモリ１５に入力される画素がライ
ン中の何番目であるかを出力する。

ＲＯＭ４はアドレスの下位３ビツトにカウンタ１２の出
力を、アドレスの上位２ビツトにカウンタ１の出力を与
える。第４表にＲＯＭの内容の例を示す。

フレームメモリ１５はＲＡＭ″Ｃ″構成され、上位アド
レスにＲＯＭ１４の出力を、下位アドレスにカウンタ１
３の出力を、データにインタレースフォーマットのディ
ジタル映像信号を入力し、非インタレースフォーマット
のディジタル映像信号を出力する。フレームメモリ１５
（ＲＡＭ）へのリード、ライトは、アドレスが決定され
たらリードを行い直後に同一アドレスへライトを行う。

笹３図はフレームメモリの動作を説明する図であって、
ある時点で垂直同期パルスが入ったときのカウンタ１１
の出力がＯである場合を示している。Ｉｆｋ初の行にお
けるＲＯＭ１４の出力は４であり、メモリの上位アドレ
ス４のところに第１ラインがライトされ、同様に第２行
はメモリの上位アドレス２のところに、第３ラインは上
位アドレス０のところにというように、図に示すアドレ
スの位置にライトされる。最後の行がライトされた後に
垂直同期パルスが出力され、次のフレームに移り、カウ
ンタ１１の出力は１になる。このとき、最初のラインに
おけるメモリの上位アドレスは４なので前フレームの第
１ラインの画素をリードして出力し、今のフレームの第
１ラインをライトする０次のラインではメモリの上位ア
ドレスは３なので前のフレームの第４ラインをリードし
て出力し、今のフレームの第２ラインをライトする。そ
の次のラインではメモリの上位アドレスは２なので前の
フレームの第２フレームをリードして出力し、今のフレ
ームの第３ラインをライトする。以降も、このような動
作を繰り返すので出力は常に非インタレースフォーマッ
トになる。

［発明の効果］ 以上説明したように本発明の画像信号フォーマット変換
装置によれば、１フレームのライン数が２のべき乗でな
いインタレースフォーマットの画像信号であっても、単
一のフレームメモリを用いて容易に非インタレースフォ
ーマットの画像信号に変換できる利点がある。

【図面の簡単な説明】

第１図は本発明の１実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３図はフレームメモリ
の動作を説明する図、第４図は画像信号変換装πの構成
の例を示す図である。 １・・・・・・テレビジョンカメラ、２・・・・・・デ
ジタイザ、３・・・・・・データバス、４．１０．１５
・・・・・・フレームメモリ（ＲＡＭ）、５・・・・・
・書込みアドレスレジスタ、６・・・・・・マイクロプ
ロセッサ、７・・・・・・読出しアドレスレジスタ、８
・・・・・・サイクリック上位アドレス生成部、９・・
・・・・ライン内下位アドレス生成部、１１〜１３・・
・・・・カウンタ、１４・・・ＲＯＭ 代理人　弁理士　井　桁　貞　一 本発明の１炙施例の１０ツク図 第１図 １？ 本４Ｐ：Ｈ耳の池の英雄４列のフ゛ロック図寡　２　図

Claims (1)

【特許請求の範囲】
1. １フレーム分の画像データを格納し得るフレームメモリ
   に一旦格納した画像データを格納時とは異なるアドレス
   順序で読み出すことによりインタレースフォーマットの
   画像データを非インタレースフォーマットの画像データ
   に変換する装置であって、１フレームの画像データの行
   数を２Ｎとしフレームメモリに書き込みを行なう画像デ
   ータの行アドレスをＫ、フレームメモリから読み出す画
   像データの行アドレスをＬとするとき、Ｋが奇数である
   ときはＬ＝（Ｋ＋１）／２であり、Ｋが偶数であるとき
   はＬ＝（Ｋ／２）の関係になるごとく、ある画像のフレ
   ームの第Ｌ行の画素データを読み出したフレームメモリ
   の領域に該フレームの直後のフレームの第Ｋ行の同一列
   の画素データを書き込むことを特徴とする画像信号フォ
   ーマット変換装置。