JPS62202642A - メモリ機能確認処理方式 - Google Patents
メモリ機能確認処理方式Info
- Publication number
- JPS62202642A JPS62202642A JP61045543A JP4554386A JPS62202642A JP S62202642 A JPS62202642 A JP S62202642A JP 61045543 A JP61045543 A JP 61045543A JP 4554386 A JP4554386 A JP 4554386A JP S62202642 A JPS62202642 A JP S62202642A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- main storage
- storage device
- control device
- memory function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 8
- 230000006386 memory function Effects 0.000 title claims description 6
- 238000012790 confirmation Methods 0.000 claims description 5
- 238000003672 processing method Methods 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は二重化された主記憶装置を有する交換処理シス
テムにおいて予備系の主記憶装置の正常性を確認する処
理方式に関する。
テムにおいて予備系の主記憶装置の正常性を確認する処
理方式に関する。
従来の技術
従来のメモリ機能確認方式は、現用系の制御装置から予
備系の主記憶装置を保守者が定期的又は７認に応じて、
診断プログラム等を実行して正常性を確認する。また何
んらかの原因で予備系の主記憶装置が現用系に組み込ま
れる場合には、主記憶装置にアクセスする事で正常か障
害かを確認している。
備系の主記憶装置を保守者が定期的又は７認に応じて、
診断プログラム等を実行して正常性を確認する。また何
んらかの原因で予備系の主記憶装置が現用系に組み込ま
れる場合には、主記憶装置にアクセスする事で正常か障
害かを確認している。
発明が解決しようとする問題点
しかしながら、従来のメモリ機能確認方式は、現用系の
制御装置から予備系の主記憶装置を保守者が定期的に診
断プログラム等で正常性を確認しておかなければならず
、これはデータ処理自身の処理能力の低下をまねく。又
は何んらかの原因でｐ備系の主記憶Ｓｉ２置が現用系に
組み込まれる場合主記憶装置にアクセスしなければ正常
か障害かは分からず、障害の場合には現用系に組み込む
事が不可能でありシステムダウンにつながる欠点があっ
た。
制御装置から予備系の主記憶装置を保守者が定期的に診
断プログラム等で正常性を確認しておかなければならず
、これはデータ処理自身の処理能力の低下をまねく。又
は何んらかの原因でｐ備系の主記憶Ｓｉ２置が現用系に
組み込まれる場合主記憶装置にアクセスしなければ正常
か障害かは分からず、障害の場合には現用系に組み込む
事が不可能でありシステムダウンにつながる欠点があっ
た。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なメモリ機能確認処
理方式を提供することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なメモリ機能確認処
理方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るメモリ機能確認
処理方式は、現用系の制御装置より予備系の制御装置に
周期的に起動をかけ、予備系の制御装置から予備系の主
記憶装置に書込み及び読み出しを行い、予備系の主記憶
装置の正常性を確認することを特徴としている。
処理方式は、現用系の制御装置より予備系の制御装置に
周期的に起動をかけ、予備系の制御装置から予備系の主
記憶装置に書込み及び読み出しを行い、予備系の主記憶
装置の正常性を確認することを特徴としている。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すシステム構成図である
。
。
第１図において、二重化された制＠装置１ａｚ１ｂと主
記憶装置２ａ、２ｂｓ ３、はアドレス、データ情報及
び書き込み、読み取り動作等を指定する制９１１ｆｌ定
線等を伝達するためのメモリバス４ａ１４ｂを介して接
続されている。
記憶装置２ａ、２ｂｓ ３、はアドレス、データ情報及
び書き込み、読み取り動作等を指定する制９１１ｆｌ定
線等を伝達するためのメモリバス４ａ１４ｂを介して接
続されている。
次に本発明の動作を図面を参照して詳細に説明する。
制御装置１ａ及び主記憶装置２ａ１２ｂで現用系を構成
し、また制御装置１ｂ及び主記憶装置３て予備系の階位
で立上る前に予備系主記憶装置３に前もって予備系主記
憶装置３を試験出来る様に試験プログラムを書き込んで
お（。ここで制御装置１ａ及び主記憶装置２ａの現用系
、制御装置ｌｂ及び主記憶装置３の予備系の系構成で立
上がり交換処理を行なう。交換処理の中で周期的に起動
される周期プログラム中に制御装置１ｂを起動する命令
を実行する事により、制御装置１ｂは主記憶装置３はあ
らかじめ書き込まれているプログラムを起動する事によ
り主記憶装置３の機能は確認できる。
し、また制御装置１ｂ及び主記憶装置３て予備系の階位
で立上る前に予備系主記憶装置３に前もって予備系主記
憶装置３を試験出来る様に試験プログラムを書き込んで
お（。ここで制御装置１ａ及び主記憶装置２ａの現用系
、制御装置ｌｂ及び主記憶装置３の予備系の系構成で立
上がり交換処理を行なう。交換処理の中で周期的に起動
される周期プログラム中に制御装置１ｂを起動する命令
を実行する事により、制御装置１ｂは主記憶装置３はあ
らかじめ書き込まれているプログラムを起動する事によ
り主記憶装置３の機能は確認できる。
この時、主記憶装置３に障害がある場合には、制ｇａ装
置１ｂは制御装置１ａに報告する。制御装置１ａは、報
告を受けると、保守者に分る様にタイプライタ等にメツ
セージを打ち報告する。保守者はこの報告を分析する事
により予備系の主記憶装置３のどの部分かの障害が分る
。
置１ｂは制御装置１ａに報告する。制御装置１ａは、報
告を受けると、保守者に分る様にタイプライタ等にメツ
セージを打ち報告する。保守者はこの報告を分析する事
により予備系の主記憶装置３のどの部分かの障害が分る
。
発明の詳細
な説明したように、本発明によれば、予備系のシステム
を使って、交換処理の処理能力を低下させる１丁なく、
事前に予備系の主記憶装置の障害を発見し、系に組み込
まなくても障害を見つけ修復できる効果が得られる。
を使って、交換処理の処理能力を低下させる１丁なく、
事前に予備系の主記憶装置の障害を発見し、系に組み込
まなくても障害を見つけ修復できる効果が得られる。
第１図は本発明の一実施例を示すシステム構成図である
。 ｌａ、ｔｂ、、、制御装置、２ａｓ ２ｂ、、。 主記憶装置、３０９．主記憶装置、４ａ、４ｂ。 ０．メモリバス
。 ｌａ、ｔｂ、、、制御装置、２ａｓ ２ｂ、、。 主記憶装置、３０９．主記憶装置、４ａ、４ｂ。 ０．メモリバス
Claims (1)
- 交換処理システムにおいて１つ又は複数個の制御装置と
接続し、これらの制御装置によって任意に接続切替えが
可能な現用系と予備系の２つの階位を有し、前記制御装
置から予備系の制御装置を周期的に動作させ、予備系の
主記憶装置の機能の正常性を予備系のシステムを使用し
て確認する事を特徴とするメモリ機能確認処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61045543A JPS62202642A (ja) | 1986-03-03 | 1986-03-03 | メモリ機能確認処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61045543A JPS62202642A (ja) | 1986-03-03 | 1986-03-03 | メモリ機能確認処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62202642A true JPS62202642A (ja) | 1987-09-07 |
Family
ID=12722280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61045543A Pending JPS62202642A (ja) | 1986-03-03 | 1986-03-03 | メモリ機能確認処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62202642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189325A (ja) * | 1992-01-16 | 1993-07-30 | Railway Technical Res Inst | 二重系電子計算機 |
-
1986
- 1986-03-03 JP JP61045543A patent/JPS62202642A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189325A (ja) * | 1992-01-16 | 1993-07-30 | Railway Technical Res Inst | 二重系電子計算機 |
| JP2731656B2 (ja) * | 1992-01-16 | 1998-03-25 | 財団法人鉄道総合技術研究所 | 二重系電子計算機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001134487A (ja) | ディスクアレイ装置 | |
| JPS62202642A (ja) | メモリ機能確認処理方式 | |
| JPH0644144A (ja) | 半導体ディスク装置 | |
| KR20010011204A (ko) | 캐쉬미러링을 통한 레이드 장애극복 방법 및 장치 | |
| JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
| JPH1063586A (ja) | 情報処理装置 | |
| JP3034122B2 (ja) | エレベーター制御用マイコン基板の再製方法 | |
| JPH05324134A (ja) | 二重化計算機システム | |
| JPS62140153A (ja) | 二重化デ−タ処理装置 | |
| JPS6127000A (ja) | Ｒａｍの検査方法 | |
| JP3348947B2 (ja) | システム診断方法 | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPS63282546A (ja) | 記憶装置 | |
| JP2001109584A (ja) | ディスクアレイ装置 | |
| JPH0784890A (ja) | 制御情報の二重化方式 | |
| KR20000041123A (ko) | 교환기의 이중화 제어 구조를 위한 메모리 비교장치 | |
| JPH04273552A (ja) | 電子ディスク処理装置 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPS61189756A (ja) | 障害通知方式 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPS6070897A (ja) | 主記憶装置の予備構成方式 | |
| JPH07244613A (ja) | 二重化メモリ制御方法 | |
| JPH0248756A (ja) | メモリ診断方式 | |
| JPH0259494B2 (ja) | ||
| JPH1168715A (ja) | 冗長化分散型制御装置 |