JP2731656B2 - 二重系電子計算機 - Google Patents

二重系電子計算機

Info

Publication number
JP2731656B2
JP2731656B2 JP4005323A JP532392A JP2731656B2 JP 2731656 B2 JP2731656 B2 JP 2731656B2 JP 4005323 A JP4005323 A JP 4005323A JP 532392 A JP532392 A JP 532392A JP 2731656 B2 JP2731656 B2 JP 2731656B2
Authority
JP
Japan
Prior art keywords
memory
recovery
memories
processor
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4005323A
Other languages
English (en)
Other versions
JPH05189325A (ja
Inventor
英夫 中村
達也 佐々木
淳 武子
正利 梅山
芳博 陽田
芳夫 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Railway Technical Research Institute
Daido Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Railway Technical Research Institute
Daido Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd, Railway Technical Research Institute, Daido Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP4005323A priority Critical patent/JP2731656B2/ja
Publication of JPH05189325A publication Critical patent/JPH05189325A/ja
Application granted granted Critical
Publication of JP2731656B2 publication Critical patent/JP2731656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、鉄道信号保安装置な
どに用いられる二重系電子計算機に関するものである。
【０００２】
【従来の技術】従来、鉄道信号保安装置においてはフェ
ールセーフな電子計算機を構成するため、プロセッサお
よびその周辺を二重系として構成し、同一のソフトウエ
アを実装して、両系のバスラインのデータが不一致のと
きプロセッサを停止させて安全状態に保持するようにし
て、電子計算機が誤動作しないでフェールセーフになる
ようにしている。
【０００３】この従来の二重系電子計算機の構成を図４
に示す。この二重系電子計算機はプロセッサ２、メモリ
４、バスライン６、デジタル入出力部８、入出力部９で
Ａ系を構成し、またプロセッサ３、メモリ５、バスライ
ン７、デジタル入力部10、入出力部９でＢ系を構成し、
入出力部９からＡ系、Ｂ系に入力し、Ａ系から入出力部
９より出力して、Ａ系およびＢ系の電子計算機が同一の
ソフトウエアで稼働している。照合回路11は両系のバス
ライン６，７のデータを比較し、どちらかの系が故障し
て不一致になったときに照合回路11によりプロセッサ
２，３を停止させて安全状態に保持し、電子計算機が誤
動作しないでフェールセーフになるようにしている。
【０００４】
【発明が解決しようとする課題】ところで、従来の二重
系電子計算機は、前記のように両系のバスライン６，７
のデータを比較して不一致になったときにプロセッサ
２，３を停止し、出力を安全状態に保持するので、フェ
ールセーフにはなるが、動作が停止してしまうため稼働
率が低下し、信頼度を損なうという問題点があった。こ
の解決には計算機を三重系多数決構成とし、故障系を切
り離して稼働する方式や、予備系を備えることとされて
きた。しかし、いずれもハードウエア量が多くなり、経
済性の面からも問題とされてきた。
【０００５】そこでこの発明は、前記のような従来の問
題点を解決し、プロセッサを停止することがなく、フェ
ールセーフになることは勿論、高信頼化を実現させるこ
とができる二重系電子計算機を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、この発明は、前記のような二重系電子計算機におい
て、Ａ系のメモリが故障したときのリカバリーメモリを
Ａ系に設け、Ｂ系のメモリが故障したときのリカバリー
メモリをＢ系に設け、Ａ系、Ｂ系のメモリ、リカバリー
メモリに対する入出力部をＡ系およびＢ系にそれぞれ設
けている。メモリアクセス時にＡ系、Ｂ系のどちらかの
系のメモリが故障して不一致になったとき、この不一致
状態を照合回路が検出して両プロセッサに割り込み信号
を出力することにより、両プロセッサは照合回路により
停止される前にＡ系およびＢ系の入出力部の切り替えに
よりＡ系とＢ系のメモリを片系毎に読み込みメモリが故
障した故障系を判断するとともに、正常系のメモリの内
容をＡ系およびＢ系のリカバリーメモリに転送し、該転
送された両系のリカバリーメモリをアクセスすることに
よってソフトウエアが実行できるようになっている。
【０００７】
【作用】メモリアクセス時にどちらかの系のメモリが故
障して不一致が発生すると、両系のメモリ内容はプロセ
ッサに読み込まれ、メモリ照査され、故障系が判断され
る。正常系のメモリより両系のリカバリーメモリにデー
タが転送され、この転送された両系のリカバリーメモリ
がアクセスされてソフトウエアが実行される。したがっ
て、メモリの故障によりデータが不一致になってもプロ
セッサがすぐに停止してしまうことがなくなる。
【０００８】
【実施例】図１はこの発明の一実施例を示す二重系電子
計算機の構成図である。図１において従来例を示す図４
と同様な部分には同一符号を付して説明を省略し、以下
には新規な部分を主に説明することとする。
【０００９】12，13はメモリ（以下、メインメモリとい
う。）で、該メモリ内容はデータとチェックコードから
なっている。15はＡ系のメインメモリ12が故障したとき
のリカバリーメモリであり、16はＢ系のメインメモリ13
が故障したときのリカバリーメモリである。17，18はＡ
系、Ｂ系のメインメモリ12，13、リカバリーメモリ15，
16に対するデジタル入出力部である。このデジタル入出
力部17，18により、Ａ系のプロセッサ２は自系のメイン
メモリ12、リカバリーメモリ15は勿論、Ｂ系のメインメ
モリ13、リカバリーメモリ16ともデータの入出力をする
ことができ、また逆にＢ系のプロセッサ３は自系のメイ
ンメモリ13、リカバリーメモリ16は勿論、Ａ系のメイン
メモリ12、リカバリーメモリ15ともデータの入出力をす
ることができるようになっている。
【００１０】図２は前記電子計算機に実装するソフトウ
エアの構成図を示したものである。ソフトウエアは図に
示すようにモジュール１、モジュール２、……モジュー
ルｎとモジュール構造化されている。各モジュールは図
３に示すような構成で、次に実行するソフトモジュール
はバス不一致発生領域かどうかチェックし、不一致領域
であればリカバリーメモリに切替え、正常な領域であれ
ばメインメモリに切替えてソフトウエアを実行する。
【００１１】リカバリーメモリ15，16へのデータ転送動
作を説明する。照合回路11でＡ系、Ｂ系のバスライン
６，７のデータに不一致が発生したかどうかをチェック
する。不一致が発生すると、照合回路11はこの不一致状
態を検出して両系のプロセッサ２，３に通知するための
割り込み信号を出力する。プロセッサ２，３はこの割り
込みによりバス不一致を認識して、不一致発生領域がメ
インメモリ12，13かどうかを判断する。メインメモリ1
2，13が不一致発生領域であるかの判断は、プロセッサ
２，３がまずＡ系のメインメモリ12の内容を読み込み、
チェックコードによりメモリ照査し、例えばチェックコ
ードがサム値であれば該メモリの総和からメインメモリ
12が正常か故障かを判断する。
【００１２】デジタル入出力部17，18の切替えにより両
系のプロセッサ２，３は次にＢ系のメインメモリ13の内
容を読み込み、同様にチェックコードによりメモリ照査
し、メインメモリ13が正常か故障かを判断する。その結
果、メインメモリ12，13とも正常で、故障していなけれ
ば照合回路11はプロセッサ２，３を停止する。
【００１３】一方、メインメモリ12，13のいずれかが故
障していれば、デジタル入出力部17，18の切替えにより
正常な系のメインメモリのメモリ内容を両系のリカバリ
ーメモリ15，16へ転送し、転送されたリカバリーメモリ
15，16と正常なメインメモリのメモリ内容を比較して両
系のリカバリーメモリ15，16に正しくデータが転送でき
たことを確認する。そして、不一致の発生したソフトモ
ジュールにジャンプして、リカバリーメモリ15，16をア
クセスして不一致の発生したソフトウエアを再実行す
る。その後は正常なメインメモリをアクセスしてソフト
ウエアは実行される。このようにすることにより、プロ
セッサ２，３は停止することがなくなる。
【００１４】
【発明の効果】この発明は前記のようであって、メモリ
アクセス時にＡ系、Ｂ系のどちらかの系のメモリが故障
して不一致になったとき、この不一致状態を照合回路が
検出して両プロセッサに割り込み信号を出力することに
より、両プロセッサは照合回路により停止される前にＡ
系およびＢ系の入出力部の切り替えによりＡ系とＢ系の
メモリを片系毎に読み込みメモリが故障した故障系を判
断するとともに、正常系のメモリの内容をＡ系およびＢ
系のリカバリーメモリに転送し、該転送された両系のリ
カバリーメモリをアクセスすることによってソフトウエ
アが実行できるようになっているので、両系のバスライ
ンのデータを比較して不一致になったときでもプロセッ
サを停止させることがない。しかもフェールセーフにな
ることは勿論、二重系構成のままで稼働率も低下させず
電子計算機の高信頼化を実現させることができるという
優れた効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例を示す二重系電子計算機の
構成図である。
【図２】同上のソフトウエアの構成図である。
【図３】各モジュールの構成図である。
【図４】従来の二重系電子計算機の構成図である。
【符号の説明】
２，３ プロセッサ ６，７ バスライン ９ 入出力部 11 照合回路 12，13 メモリ（メインメモリ） 15，16 リカバリーメモリ 17，18 デジタル入出力部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 達也 東京都国分寺市光町２丁目８番地38 財 団法人鉄道総合技術研究所内 (72)発明者 武子 淳 東京都国分寺市光町２丁目８番地38 財 団法人鉄道総合技術研究所内 (72)発明者 梅山 正利 埼玉県浦和市上木崎１丁目13番８号 日 本信号株式会社 与野事業所内 (72)発明者 陽田 芳博 東京都大田区仲池上２丁目20番２号 大 同信号株式会社内 (72)発明者 宇佐美 芳夫 東京都大田区仲池上２丁目20番２号 大 同信号株式会社内

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 同一のソフトウエアを実装して、プロセ
    ッサとメモリを有するＡ系と、プロセッサとメモリを有
    するＢ系とのバスラインのデータを比較し、どちらかの
    系が故障して不一致になったときにこの不一致を検出し
    て前記両プロセッサを停止させる照合回路とを具えた二
    重系電子計算機において、 Ａ系のメモリが故障したときのリカバリーメモリをＡ系
    に設け、Ｂ系のメモリが故障したときのリカバリーメモ
    リをＢ系に設け、Ａ系、Ｂ系のメモリ、リカバリーメモ
    リに対する入出力部をＡ系およびＢ系にそれぞれ設け、
    メモリアクセス時にＡ系、Ｂ系のどちらかの系のメモリ
    が故障して不一致になったとき、この不一致状態を前記
    照合回路が検出して両プロセッサに割り込み信号を出力
    することにより、両プロセッサは前記照合回路により停
    止される前にＡ系およびＢ系の前記入出力部の切り替え
    によりＡ系とＢ系のメモリを片系毎に読み込みメモリが
    故障した故障系を判断するとともに、正常系のメモリの
    内容をＡ系およびＢ系のリカバリーメモリに転送し、該
    転送された両系のリカバリーメモリをアクセスすること
    によってソフトウエアが実行できるようになっているこ
    とを特徴とする二重系電子計算機。
JP4005323A 1992-01-16 1992-01-16 二重系電子計算機 Expired - Fee Related JP2731656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4005323A JP2731656B2 (ja) 1992-01-16 1992-01-16 二重系電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4005323A JP2731656B2 (ja) 1992-01-16 1992-01-16 二重系電子計算機

Publications (2)

Publication Number Publication Date
JPH05189325A JPH05189325A (ja) 1993-07-30
JP2731656B2 true JP2731656B2 (ja) 1998-03-25

Family

ID=11608045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4005323A Expired - Fee Related JP2731656B2 (ja) 1992-01-16 1992-01-16 二重系電子計算機

Country Status (1)

Country Link
JP (1) JP2731656B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5302570B2 (ja) * 2008-04-21 2013-10-02 日本信号株式会社 二重化データ処理回路
JP5569950B2 (ja) * 2008-07-28 2014-08-13 日本信号株式会社 二重化データ処理回路
WO2015177927A1 (ja) * 2014-05-23 2015-11-26 株式会社日立製作所 情報処理装置
JP6482393B2 (ja) * 2015-06-10 2019-03-13 三菱電機株式会社 データ処理装置及びデータ処理システム
JP6083480B1 (ja) 2016-02-18 2017-02-22 日本電気株式会社 監視装置、フォールトトレラントシステムおよび方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028309A (ja) * 1973-07-11 1975-03-22
JPS57101950A (en) * 1980-12-17 1982-06-24 Oki Electric Ind Co Ltd Double storage device control system
JPS62202642A (ja) * 1986-03-03 1987-09-07 Nec Corp メモリ機能確認処理方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028309A (ja) * 1973-07-11 1975-03-22
JPS57101950A (en) * 1980-12-17 1982-06-24 Oki Electric Ind Co Ltd Double storage device control system
JPS62202642A (ja) * 1986-03-03 1987-09-07 Nec Corp メモリ機能確認処理方式

Also Published As

Publication number Publication date
JPH05189325A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
US5086429A (en) Fault-tolerant digital computing system with reduced memory redundancy
US4351023A (en) Process control system with improved system security features
JP2731656B2 (ja) 二重系電子計算機
JP3063334B2 (ja) 高信頼度化情報処理装置
KR0152240B1 (ko) 메모리 데이타 불일치 검출 및 복구 방법
JPH07146802A (ja) 鉄道保安装置
KR19990057809A (ko) 오류 방지 시스템
JPH05265790A (ja) マイクロプロセッサ装置
JPH06161797A (ja) データ処理装置
JPH07152705A (ja) フェール・セーフプロセッサを用いたデータ転送システム
JPH0670775B2 (ja) エラ−検出・訂正システム
JPH06168151A (ja) ２重化計算機システム
JPH06195235A (ja) 制御装置およびプロセッサ
JP2640139B2 (ja) メモリカード
KR19990050415A (ko) 입출력 동작 비교에 의한 이중화 제어장치
JPS61134846A (ja) 電子計算機システム
JPS59148197A (ja) メモリ装置
Nordsieck et al. Key issues in the design of a fault-tolerant core avionics computer based on the mesh architecture
JPS5812062A (ja) 並列電子計算機システムの出力装置
JPS5854698B2 (ja) 障害検出方式
JPS5831020B2 (ja) マルチプロセツサ制御システム
JPH04344941A (ja) 高信頼性プロセッサ
JPH04350730A (ja) 二重化回路
JPH0346851B2 (ja)
JPH0516065B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 10

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees