JPH0516065B2 - - Google Patents
Info
- Publication number
- JPH0516065B2 JPH0516065B2 JP62304173A JP30417387A JPH0516065B2 JP H0516065 B2 JPH0516065 B2 JP H0516065B2 JP 62304173 A JP62304173 A JP 62304173A JP 30417387 A JP30417387 A JP 30417387A JP H0516065 B2 JPH0516065 B2 JP H0516065B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- data
- active state
- stage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数バイトのデータを連続して転送
するバス制御方式に利用する。特に、そのデータ
の有効性を表すマスク情報でデータ転送のアドレ
スおよびレングスを更新する手段に関する。
するバス制御方式に利用する。特に、そのデータ
の有効性を表すマスク情報でデータ転送のアドレ
スおよびレングスを更新する手段に関する。
本発明は、複数ステージで転送されるデータと
ともにデータの有効性を示すマスク情報が転送さ
れるバス制御装置において、 マスク情報の不正な活性化を検出することによ
り、 無効な転送データに基づくデータ誤りを防止す
ることができるようにしたものである。
ともにデータの有効性を示すマスク情報が転送さ
れるバス制御装置において、 マスク情報の不正な活性化を検出することによ
り、 無効な転送データに基づくデータ誤りを防止す
ることができるようにしたものである。
コンピユータ系で周辺デバイスと主記憶装置間
でデータ転送を行う場合には、転送データは周辺
デバイス→周辺デバイス制御装置（以下、PCU
という。）→入出力制御装置（以下、IODとい
う。）→主記憶装置（以下、MMUという。）を経
由するが、MMUとIOD間またはIODとPCU間を
並列バス構成にし、１バスサイクルで複数バイト
を数ステージにわたり連続転送してデータ転送を
効率を上げていた。例えば、４バイト幅のバスで
４回連続してデータ転送すると、１バスサイクル
で16バイトの転送が行える。このような転送方式
では、MMU内のメモリアドレスのワード境界の
取扱いや転送レングスの関係で転送データのすべ
てが有効にならないことがあるので、バイト単位
に有効データか否かを示すマスクビツトを付加し
てデータと共に転送することが多い。
でデータ転送を行う場合には、転送データは周辺
デバイス→周辺デバイス制御装置（以下、PCU
という。）→入出力制御装置（以下、IODとい
う。）→主記憶装置（以下、MMUという。）を経
由するが、MMUとIOD間またはIODとPCU間を
並列バス構成にし、１バスサイクルで複数バイト
を数ステージにわたり連続転送してデータ転送を
効率を上げていた。例えば、４バイト幅のバスで
４回連続してデータ転送すると、１バスサイクル
で16バイトの転送が行える。このような転送方式
では、MMU内のメモリアドレスのワード境界の
取扱いや転送レングスの関係で転送データのすべ
てが有効にならないことがあるので、バイト単位
に有効データか否かを示すマスクビツトを付加し
てデータと共に転送することが多い。
通常IODがデータ転送時のメモリのアドレス管
理とデータレングスの管理とを行うが、しかし、
この更新をPCUから送出してくるマスク情報あ
るいはIOD内で生成したマスク情報で行う場合に
は、ハードウエア故障などでバスサイクル内に不
連続なマスクが現れるとその更新が不正になり、
データ化けの起因になる欠点があつた。
理とデータレングスの管理とを行うが、しかし、
この更新をPCUから送出してくるマスク情報あ
るいはIOD内で生成したマスク情報で行う場合に
は、ハードウエア故障などでバスサイクル内に不
連続なマスクが現れるとその更新が不正になり、
データ化けの起因になる欠点があつた。
本発明はこの欠点を除去するもので、マスク情
報の不正を検出することができる手段を備えたバ
ス制御装置を提供することを目的とする。
報の不正を検出することができる手段を備えたバ
ス制御装置を提供することを目的とする。
本発明は、ひとつのステージ内のマスクビツト
の活性状態と不活性状態との組合せに基づきマス
ク情報の活性状態の不連続を検出する第一検出手
段と、活性状態が連続しているマスク情報のマス
クビツトがステージ内およびステージ間で活性状
態から不活性状態に移行したことを検出してフラ
グを活性状態にするフラグ手段と、フラグが活性
状態のときに同一のバスサイクル内でマスクビツ
トが活性状態に復帰したことを検出する第二検出
手段とを備えたことを特徴とする。
の活性状態と不活性状態との組合せに基づきマス
ク情報の活性状態の不連続を検出する第一検出手
段と、活性状態が連続しているマスク情報のマス
クビツトがステージ内およびステージ間で活性状
態から不活性状態に移行したことを検出してフラ
グを活性状態にするフラグ手段と、フラグが活性
状態のときに同一のバスサイクル内でマスクビツ
トが活性状態に復帰したことを検出する第二検出
手段とを備えたことを特徴とする。
マスク情報の不連続をステージ内のマスク情報
の活性化パターンに基づき検出した場合および連
続が保たれたマスク情報のステージ間およびステ
ージ内でマスク情報が不活性に変化した後に同一
バスサイクルで再びマスクが活性されたことを検
出した場合にデータ転送不正を通知する。
の活性化パターンに基づき検出した場合および連
続が保たれたマスク情報のステージ間およびステ
ージ内でマスク情報が不活性に変化した後に同一
バスサイクルで再びマスクが活性されたことを検
出した場合にデータ転送不正を通知する。
以下、本発明の一実施例を図面に基づき説明す
る。第１図はこの実施例の構成を示すブロツク構
成図である。
る。第１図はこの実施例の構成を示すブロツク構
成図である。
この実施例は、第１図に示すように、複数個の
データバイトを有するステージの複数個が連続し
た１バスサイクル単位に授受されるデータととも
に、データバイトのそれぞれに対応するマスクビ
ツトで構成され、このマスクビツトに対応するデ
ータバイトが有効であるときに活性状態になるマ
スク情報が授受される手段であるデータレングス
２、マスクレジスタ３、エンコーダ４、アドレス
レジスタ５、レングスレジスタ６、加算器７、減
算器８およびメモリアクセス制御回路９と、ひと
つのステージ内のマスクビツトの活性状態と不活
性状態との組合せに基づきマスク情報の活性状態
の不連続を検出する第一検出手段であるデコーダ
１００１と、活性状態が連続しているマスク情報
のマスクビツトがステージ内およびステージ間で
活性状態から不活性状態に以降したことを検出し
てフラグを活性状態にするフラグ手段であるオア
ゲート１００２，１００３，１００９，１０１
１、アンドゲート１００４，１００６およびフリ
ツプフロツプ１００５，１００７，１００８と、
フラグが活性状態のときに同一のバスサイクル内
でマスクビツトが活性状態に復帰したことを検出
する第二検出手段であるオアゲート１００２およ
びアンドゲート１０１０とを備える。
データバイトを有するステージの複数個が連続し
た１バスサイクル単位に授受されるデータととも
に、データバイトのそれぞれに対応するマスクビ
ツトで構成され、このマスクビツトに対応するデ
ータバイトが有効であるときに活性状態になるマ
スク情報が授受される手段であるデータレングス
２、マスクレジスタ３、エンコーダ４、アドレス
レジスタ５、レングスレジスタ６、加算器７、減
算器８およびメモリアクセス制御回路９と、ひと
つのステージ内のマスクビツトの活性状態と不活
性状態との組合せに基づきマスク情報の活性状態
の不連続を検出する第一検出手段であるデコーダ
１００１と、活性状態が連続しているマスク情報
のマスクビツトがステージ内およびステージ間で
活性状態から不活性状態に以降したことを検出し
てフラグを活性状態にするフラグ手段であるオア
ゲート１００２，１００３，１００９，１０１
１、アンドゲート１００４，１００６およびフリ
ツプフロツプ１００５，１００７，１００８と、
フラグが活性状態のときに同一のバスサイクル内
でマスクビツトが活性状態に復帰したことを検出
する第二検出手段であるオアゲート１００２およ
びアンドゲート１０１０とを備える。
入出力プロセツサ１は図外のIOデバイス制御
装置が接続されているIOバスに接続され、図外
のメインメモリとIOデバイク制御装置間のデー
タの送受信を司る。入出力プロセツサ１は、IO
データを送受信するデータレジスタ２と、IOマ
スクを送受信するマスクレジスタ３と、マスクビ
ツトをエンコードしてアドレスおよびレングスの
更新値を生成するエンコーダ４と、メインメモリ
のアドレスを格納するアドレスレジスタ５と、転
送データのレングスを格納するレングスレジスタ
６と、アドレスレジスタ５の値を更新する加算器
７と、レングスレジスタ６の値を更新する減算器
８と、メインメモリとのアクセスを制御するメモ
リアクセス制御回路９と、マスクの連続性をチエ
ツクする不正マスク検出回路１０とから成る。
装置が接続されているIOバスに接続され、図外
のメインメモリとIOデバイク制御装置間のデー
タの送受信を司る。入出力プロセツサ１は、IO
データを送受信するデータレジスタ２と、IOマ
スクを送受信するマスクレジスタ３と、マスクビ
ツトをエンコードしてアドレスおよびレングスの
更新値を生成するエンコーダ４と、メインメモリ
のアドレスを格納するアドレスレジスタ５と、転
送データのレングスを格納するレングスレジスタ
６と、アドレスレジスタ５の値を更新する加算器
７と、レングスレジスタ６の値を更新する減算器
８と、メインメモリとのアクセスを制御するメモ
リアクセス制御回路９と、マスクの連続性をチエ
ツクする不正マスク検出回路１０とから成る。
IOバスはIOデータバス２０とIOマスクバス２
１とで構成され、IOデータバス２０は４バイト
の転送幅を持ち、４ステージ続けてデータ転送が
可能である。すなわち、１バスサイクルで最大16
バイトの転送が行える。IOマスクバス２０は４
ビツトの転送幅を持ち、各ビツトはIOデータバ
ス２０のバイト位置に対応している。マスクビツ
トが論理「１」のときにそれに対応するバイトが
有効である。マスクビツトはメモリにデータを書
込む場合にIOデバイス制御装置側で生成され、
メモリからデータを読出す場合にメモリアクセス
制御回路９で生成され、IOマスクバス２１上に
送出される。
１とで構成され、IOデータバス２０は４バイト
の転送幅を持ち、４ステージ続けてデータ転送が
可能である。すなわち、１バスサイクルで最大16
バイトの転送が行える。IOマスクバス２０は４
ビツトの転送幅を持ち、各ビツトはIOデータバ
ス２０のバイト位置に対応している。マスクビツ
トが論理「１」のときにそれに対応するバイトが
有効である。マスクビツトはメモリにデータを書
込む場合にIOデバイス制御装置側で生成され、
メモリからデータを読出す場合にメモリアクセス
制御回路９で生成され、IOマスクバス２１上に
送出される。
エンコーダ４はIOマスクバス２１から受信し
たマスクもしくはメモリアクセス制御回路９で生
成したマスクの論理「１」になつているビツト数
をカウントし、加算器７および減算器８へ３ビツ
トにエンコードした値を出力する。（エンコード
値は２進数で「000」ないし「100」になる。）メ
モリアクセス制御回路９はアドレスレジスタ５お
よびレングスレジスタ６の値に基づきメインメモ
リのアクセス番地を生成してメモリアクセスを行
う。メモリ読出し時には、アドレスとレングスに
基づきIOマスクも生成する。また、不正マスク
検出回路１０から不正マスク検出のエラー信号を
受信すると、速やかにメモリアクセスを中止す
る。
たマスクもしくはメモリアクセス制御回路９で生
成したマスクの論理「１」になつているビツト数
をカウントし、加算器７および減算器８へ３ビツ
トにエンコードした値を出力する。（エンコード
値は２進数で「000」ないし「100」になる。）メ
モリアクセス制御回路９はアドレスレジスタ５お
よびレングスレジスタ６の値に基づきメインメモ
リのアクセス番地を生成してメモリアクセスを行
う。メモリ読出し時には、アドレスとレングスに
基づきIOマスクも生成する。また、不正マスク
検出回路１０から不正マスク検出のエラー信号を
受信すると、速やかにメモリアクセスを中止す
る。
不正マスク検出回路１０は１バスサイクルにお
けるマスクの連続性をチエツクする回路である。
第２図は不正マスク検出回路１０のブロツク構成
図である。この不正マスク検出回路１０は１ステ
ージ間でマスク不連続を検出時（すなわち、
「0101」、「1001」、「1010」、「1011」および「1101
」
のマスクが転送された場合）論理「１」を出力す
るデコーダ１００１と、マスク４ビツトの論理和
をとるオアゲート１００２と、上位３ビツトの論
理和をとるオアゲート１００３と、オアゲート１
００３の出力と最下位ビツトのマスクの反転値と
の論理積をとるアンドゲート１００４と、最下位
ビツトの状態値を１転送サイクル遅れて保持する
フリツプフロツプ１００５と、フリツプフロツプ
１００５の出力とマスクの最上位ビツトの反転値
との論理和をとるアンドゲート１００６と、アン
ドゲート１００４の出力が論理「１」のときにセ
ツトされるフリツプフロツプ１００７と、アンド
ゲート１００６の出力が論理「１」のときにセツ
トされるフリツプフロツプ１００８と、フリツプ
フロツプ１００７の出力とフリツプフロツプ１０
０８の出力との論理和をとるオアゲート１００９
と、オアゲート１００２の出力とオアゲート１０
０９の出力との論理積をとるアンドゲート１０１
０と、デコーダ１００１の出力とアンドゲート１
０１０の出力との論理和をとり、その出力がマス
ク不正信号としてメモリアクセス制御回路９に与
えられるオアゲート１０１１から構成される。フ
リツプフロツプ１００７の出力は１ステージ内で
有効データが終了したことを示すフラグであり、
フリツプフロツプ１００８の出力はステージ間で
有効データが終了したことを示すフラグである。
けるマスクの連続性をチエツクする回路である。
第２図は不正マスク検出回路１０のブロツク構成
図である。この不正マスク検出回路１０は１ステ
ージ間でマスク不連続を検出時（すなわち、
「0101」、「1001」、「1010」、「1011」および「1101
」
のマスクが転送された場合）論理「１」を出力す
るデコーダ１００１と、マスク４ビツトの論理和
をとるオアゲート１００２と、上位３ビツトの論
理和をとるオアゲート１００３と、オアゲート１
００３の出力と最下位ビツトのマスクの反転値と
の論理積をとるアンドゲート１００４と、最下位
ビツトの状態値を１転送サイクル遅れて保持する
フリツプフロツプ１００５と、フリツプフロツプ
１００５の出力とマスクの最上位ビツトの反転値
との論理和をとるアンドゲート１００６と、アン
ドゲート１００４の出力が論理「１」のときにセ
ツトされるフリツプフロツプ１００７と、アンド
ゲート１００６の出力が論理「１」のときにセツ
トされるフリツプフロツプ１００８と、フリツプ
フロツプ１００７の出力とフリツプフロツプ１０
０８の出力との論理和をとるオアゲート１００９
と、オアゲート１００２の出力とオアゲート１０
０９の出力との論理積をとるアンドゲート１０１
０と、デコーダ１００１の出力とアンドゲート１
０１０の出力との論理和をとり、その出力がマス
ク不正信号としてメモリアクセス制御回路９に与
えられるオアゲート１０１１から構成される。フ
リツプフロツプ１００７の出力は１ステージ内で
有効データが終了したことを示すフラグであり、
フリツプフロツプ１００８の出力はステージ間で
有効データが終了したことを示すフラグである。
第３図ないし第５図は本発明実施例のタイムチ
ヤートであり、不正マスク検出回路１０の動作を
第２図ないし第５図を用いて説明する。第３図に
示すように、IOデバイス制御装置はステージt1で
４ステージ連続でデータとマスクを送出中にステ
ージt2で送出したマスクがIOデバイス制御装置の
マスク生成回路の故障などで不連続になつたとす
る。ステージt3でエンコーダ４から出力される値
は「３」であり、アドレスおよびレングスの更新
が本来の値より１ずつずれるが、デコーダ１００
２で検出されてメモリアクセス制御回路９に通知
されるので、メインメモリへの書込みが中止され
る。
ヤートであり、不正マスク検出回路１０の動作を
第２図ないし第５図を用いて説明する。第３図に
示すように、IOデバイス制御装置はステージt1で
４ステージ連続でデータとマスクを送出中にステ
ージt2で送出したマスクがIOデバイス制御装置の
マスク生成回路の故障などで不連続になつたとす
る。ステージt3でエンコーダ４から出力される値
は「３」であり、アドレスおよびレングスの更新
が本来の値より１ずつずれるが、デコーダ１００
２で検出されてメモリアクセス制御回路９に通知
されるので、メインメモリへの書込みが中止され
る。
また、第４図に示すように、ステージt2で一度
マスクが「０」になつたのちにステージt4で再び
マスクが「１」になるようなケースでは次のよう
な動作をする。ステージt3でレジスタ３に取込ん
だマスク値が「1110」であるので、フリツプフロ
ツプ１００７がセツトされて有効データが途切れ
たことを示す。ステージt5で再びマスクが有効に
なると、オアゲート１００２の出力値が「１」に
なり、アンドゲート１０１０の出力値が「１」に
なつてメモリアクセス制御回路９にエラーが通知
される。
マスクが「０」になつたのちにステージt4で再び
マスクが「１」になるようなケースでは次のよう
な動作をする。ステージt3でレジスタ３に取込ん
だマスク値が「1110」であるので、フリツプフロ
ツプ１００７がセツトされて有効データが途切れ
たことを示す。ステージt5で再びマスクが有効に
なると、オアゲート１００２の出力値が「１」に
なり、アンドゲート１０１０の出力値が「１」に
なつてメモリアクセス制御回路９にエラーが通知
される。
また、第５図のように、ステージt1では４ビツ
トともマスクが「１」であるが、ステージt2では
マスクがオール「０」になり、ステージt3になつ
て再びマスクが生成されるようなケースでは、次
のように動作する。ステージt3でフリツプフロツ
プ１００５がステージt2のマスクレジスタ３に格
納された最下位ビツトの値「１」を保持する。同
時に、ステージt3でマスクレジスタ３に格納され
たマスクの最上位ビツトが「０」であるので、ア
ンドゲート１００６の出力が「１」になり、ステ
ージt4でフリツプフロツプ１００８がセツトされ
る。このときにステージt4でマスクレジスタ３に
書込んだマスクが「0001」であるので、オアゲー
ト１００２の出力値が「１」になり、メモリアク
セス制御回路９にエラーが通知され、メモリ書込
みの動作が中止される。
トともマスクが「１」であるが、ステージt2では
マスクがオール「０」になり、ステージt3になつ
て再びマスクが生成されるようなケースでは、次
のように動作する。ステージt3でフリツプフロツ
プ１００５がステージt2のマスクレジスタ３に格
納された最下位ビツトの値「１」を保持する。同
時に、ステージt3でマスクレジスタ３に格納され
たマスクの最上位ビツトが「０」であるので、ア
ンドゲート１００６の出力が「１」になり、ステ
ージt4でフリツプフロツプ１００８がセツトされ
る。このときにステージt4でマスクレジスタ３に
書込んだマスクが「0001」であるので、オアゲー
ト１００２の出力値が「１」になり、メモリアク
セス制御回路９にエラーが通知され、メモリ書込
みの動作が中止される。
なお、この実施例ではメインメモリへの書込み
方向を説明したが、メモリ読出し方向も同様にチ
エツクすることができる。この場合には、メモリ
アクセス制御回路９が生成してバス上に送出する
マスクチエツクされる。
方向を説明したが、メモリ読出し方向も同様にチ
エツクすることができる。この場合には、メモリ
アクセス制御回路９が生成してバス上に送出する
マスクチエツクされる。
本発明は以上説明したように、バス上のマスク
情報の正統性をチエツクすることができるので、
マスク不正によるデータ化けなどの障害を未然に
防ぎ、バスシステムの信頼を向上することができ
る効果がある。
情報の正統性をチエツクすることができるので、
マスク不正によるデータ化けなどの障害を未然に
防ぎ、バスシステムの信頼を向上することができ
る効果がある。
第１図は本発明実施例の構成を示すブロツク構
成図。第２図は本発明実施例の構成要素である不
正マスク検出回路の構成を示すブロツク構成図。
第３図ないし第５図は本発明実施例の動作を示す
タイムチヤート。 １……入出力プロセツサ、２……データレジス
タ、３……マスクレジスタ、４……エンコーダ、
５……アドレスレジスタ、６……レングスレジス
タ、７……加算器、８……減算器、９……メモリ
アクセス制御回路、１０……不正マスク検出回
路、２０……IOデータバス、２１……IOマスク
バス、１００１……デコーダ、１００２，１００
３，１００９，１０１１……オアゲート、１００
４，１００６，１０１０……アンドゲート、１０
０５，１００７，１００８……フリツプフロツ
プ。
成図。第２図は本発明実施例の構成要素である不
正マスク検出回路の構成を示すブロツク構成図。
第３図ないし第５図は本発明実施例の動作を示す
タイムチヤート。 １……入出力プロセツサ、２……データレジス
タ、３……マスクレジスタ、４……エンコーダ、
５……アドレスレジスタ、６……レングスレジス
タ、７……加算器、８……減算器、９……メモリ
アクセス制御回路、１０……不正マスク検出回
路、２０……IOデータバス、２１……IOマスク
バス、１００１……デコーダ、１００２，１００
３，１００９，１０１１……オアゲート、１００
４，１００６，１０１０……アンドゲート、１０
０５，１００７，１００８……フリツプフロツ
プ。
Claims (1)
- 【特許請求の範囲】 １ 複数個のデータバイトを有するステージの複
数個が連続した１バスサイクル単位に授受される
データとともに、データバイトのそれぞれに対応
するマスクビツトで構成され、このマスクビツト
に対応するデータバイトが有効であるときに活性
状態になるマスク情報が授受される手段を備えた
バス制御装置において、 ひとつのステージ内のマスクビツトの活性状態
と不活性状態との組合せに基づきマスク情報の活
性状態の不連続を検出する第一検出手段と、 活性状態が連続しているマスク情報のマスクビ
ツトがステージ内およびステージ間で活性状態か
ら不活性状態に移行したことを検出してフラグを
活性状態にするフラグ手段と、 フラグが活性状態のときに同一のバスサイクル
内でマスクビツトが活性状態に復帰したことを検
出する第二検出手段と を備えたことを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62304173A JPH01144148A (ja) | 1987-11-30 | 1987-11-30 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62304173A JPH01144148A (ja) | 1987-11-30 | 1987-11-30 | バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144148A JPH01144148A (ja) | 1989-06-06 |
| JPH0516065B2 true JPH0516065B2 (ja) | 1993-03-03 |
Family
ID=17929922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62304173A Granted JPH01144148A (ja) | 1987-11-30 | 1987-11-30 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01144148A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163285A (ja) * | 2007-12-28 | 2009-07-23 | Nec Electronics Corp | 出力ポート、マイクロコンピュータ、及びデータ出力方法 |
-
1987
- 1987-11-30 JP JP62304173A patent/JPH01144148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144148A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6604161B1 (en) | Translation of PCI level interrupts into packet based messages for edge event drive microprocessors | |
| JPH0516065B2 (ja) | ||
| JP2002536718A (ja) | アドレスリマッピング保証装置および方法 | |
| JP2731656B2 (ja) | 二重系電子計算機 | |
| US6907503B2 (en) | Dual port RAM communication protocol | |
| JPH0316655B2 (ja) | ||
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JP2891897B2 (ja) | ストアインキャッシュの障害処理システム | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS5987546A (ja) | ソフトウエア保護方式 | |
| JP2965595B2 (ja) | 二重化装置 | |
| JP3081356B2 (ja) | 電話交換機 | |
| JP3374923B2 (ja) | 論理モジュール及びデータ処理装置 | |
| JPH01258054A (ja) | 記憶装置のアクセス制御方式 | |
| JPH0137019B2 (ja) | ||
| JP2597484B2 (ja) | データ転送方式 | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| KR950006547Y1 (ko) | 프로세서 이중화시 공통메모리 액세스회로 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPS62248049A (ja) | バツフア記憶装置 | |
| JPH03209523A (ja) | 命令データエラー検出方式 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPH10143444A (ja) | 障害処理方式 | |
| Somani et al. | An echo-back protocol for a fault tolerant bus architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 15 |