JPS62202553A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はバイポーラトランジスタおよび絶縁ゲート型ト
ランジスタを同一基板に形成した半導体装置の製造方法
に関する。

［従来技術およびその問題点］ 従来によりバイポーラトランジスタおよびＭＯＳトラン
ジスタを共存させる複合型ＩＣが種々開発されているが
、単−型ＩＣのトランジスタに比べて複合型ＩＣのとト
ランジスタは寸法、電気特性および信頼性の七で十分と
はＪえない。

複合型ＩＣにおけるバイポーラトランジスタの改良に関
しては、エミッタ領域の形成をポリシリコン層からの不
純物拡散で行い、浅い接合を自己整合的に得る方υ：が
提案されている（特開昭５８−２２２５５６号・公報）
。

一方、）ＩＯ８）ランジスタに関しては、微細化に伴っ
てホットエレクトロン効果や短チヤネル効果が聞届とな
り、それに対してＬ［）Ｄ方式やサイドウオールを用い
たオフセットゲート方式等が提案されている。

しかしながら、これらの改良は、どちらか一方のみの改
良であるために、双方を別々に形成しようとすれば、工
程数が増加するとともに、両トランジスタにも好ましく
ない影響を相互に午えてしまうという問題点を有してい
た。

［問題点を解決するための手段］ 本発明による半導体装この製造方法は、少なくともバイ
ポーラトランジスタおよび絶縁ゲート型トランジスタが
形成された半導体装置を製造する方法において。

一導電型半導体層上にバイポーラトランジスタのベース
領域となる反対導電型半導体領域を形成し、 該反対導電型半導体領域およびその他の一導電型半導体
領域上に酸化膜を形成し、 少なくとも前記反対導電型半導体領域上であってエミッ
タ領域を形成しようとする部分の前記酸化膜を選択的に
除去して開口部を形成し。

一導電型の不純物を含むポリシリコン層を、前記開口部
に形成するとともに、前記一導電型半導体領域上の酸化
膜」二に絶縁ゲート型トランジスタのゲート電極として
形成し、 熱酸化によって、前記開口部のポリシリコン層から一導
電型の不純物を前記反対導電型半導体領域に拡散させて
一導電型のエミッタ領域を形成するとともに、少なくと
も前記ゲート電極となるポリシリコン層の１−面および
側面に熱酸化膜を形成し、かつ前記酸化膜を成長させ、 前記ゲート電極となるポリシリコン層および熱酸化膜を
ブスクとして反対導電型の不純物をイオン注入し、熱処
理によって絶縁ゲート型トランジスタのソースおよびド
レイン領域を形成する、ことを特徴とする。

［作用］ このように、製造工程を複雑化することなく、改良され
たバイポーラトランジスタおよび絶縁ゲート型トランジ
スタを同時に形成することができ、また製造工程が容易
であるために、集積化の促進を図ることができる。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図（Ａ）〜（Ｅ）は、本発明による半導体装置の製
造方法の−・実施例を示す製造工程図である。

まず、同図（Ａ）において、Ｐ型シリコン基板ｌの表面
にに十埋込層２および素子分離用のＰ＋領域３を成長さ
せるためのＰ十埋込層を形成した後、Ｎエピタキシャル
層４を成長させる。続いて、Ｎエピタキシャル層４上に
窒化膜を形成し、素子分離領域を形成しようとする部分
を選択的にエツチング除去した後、酸化して素子分離用
の選択酸化膜５を形成する。そして、バイポーラトラン
ジスタのＰベース領域６を形成する。

次に、Ｎエピタキシャル層４およびＰベース領域６」二
に厚さ５００人のゲート酸化膜７を形成した後、フォト
リングラフィによってへイボーラトランジスタのコレク
タおよびエミッタ領域を形成しようとする部分のゲート
酸化膜７を選択的にエツチング除去し、たとえば４１Ｌ
ｍＸ４４ｍの拡散開口部８および９を形成する。更に、
その上に厚さ５０００人のポリシリコン層ｌＯを形成し
、イオン注入方又はＰＯＣｌ３によってＮ型不純物（Ｐ
、Ａｓ等）をドープする。勿論、最初からドープされた
ポリシリコンを堆積させてもよい。

次に、同図（Ｂ）に示すように、ポリシリコン層ｌＯを
選択的にエツチングして、８　ｐｍＸ８　ＩＬｍのオー
バサイズのコレクタ拡散用ポリシリコン層１１およびエ
ミッタ拡散用ポリシリコン層１２と、ゲート電極用ポリ
シリコン層１３を形成する。そして。

ゲート電極用ポリシリコン層１３をマスクとしてＰ型不
純物のイオン注入を行い、ソースおよびドレイン領域を
形成するための注入領域１４を形成する。

次に、同図（Ｇ）に示すように、１０００℃で１５分間
の熱酸化を行い、ポリシリコン層１１．１２．１３およ
び酸化膜７上に厚さ約２０００への熱酸化膜１５を形成
する。また、この熱工程によって、ポリシリコン層１１
および１２中の不純物をＮエピタキシャル層４およびＰ
ベース領域６へ各々拡散させ、コレクタ領域のＮ十オー
ミックコンタクト層１ＢおよびＮ＋エミッタ領域１７を
形成し、注入領域１４の不純物を押込んでソースおよび
ドレイン領域の一部となる不純物濃度の低いＰ領域１８
を形成する。

次に、同図（Ｄ）に示すように、レジスト１Ｂを塗布し
てにＯＳトランジスタ部だけ除去し、このレジスト１９
とポリシリコン層１３およびその側面の熱酸化Ｗ２１５
とをマスクとしてポロンイオンを高い濃度で注入する。

続いて、同図（Ｅ）に示すように、厚さ６０００人（７
）ＰＳＧ　ＩＩＱ２１１：ＶＤ法テ形成し、９５０℃の
熱工程によってＰＳＧ膜２１をデシファイするとともに
、注入された不純物を活性化し、ソースおよびドレイン
領域の一部となるＰ十領域２０を形成する。すなわち、
高い不純物濃度の領域２０と、ポリシリコン層１３の側
面の熱酸化膜１５の厚さに相当する低い不純物濃度のＰ
領域１日からソースおよびドレイン領域が形成されてい
る。そして、フォトリソグラフィによってポリシリコン
層およびベース、ソース、ドレインの各領域上にコンタ
クトホール２２が形成される。このエツチング工程は、
後述するように、全ての領域においてほぼ同時に終了し
、特定の領域が極端にオーバー又はアンダーエツチング
されることはない。

次に、上記熱酸化１程とコンタクトホール２２を形成す
るエツチング工程との関係を更に詳細に説明する。

熱酸化によって各領域上の熱酸化膜の厚さが異なってい
ると、エツチング終点が異なるために、複数枚のフォト
マスクを用いてパターニングを行う必要があり、］ニ程
が増加してしまう。

そこで、フォトエツチングにおいて実質的に庫等の膜厚
となる条件を求めた。

まず、ドライ０２酸化では、所定の酸化膜厚を得るには
時間がかかり過ぎて、その間にエミッタ領域の拡散が進
み、ベース領域をパンチスルーしてしまう、また、９０
０℃のウェット酸化では、５００人のゲート酸化膜７が
形成されたＮエピタキシャル層４上に約１５００人の酸
化を行うのに約６０分を有し、この間にポリシリコン層
１３上には約３０００人の熱酸化膜１５がｒｈ：、長し
てしまう、この条件では、コンタクトホールを形成する
ためのエツチング（エッチレートは熱酸化膜で６００〜
７００八／ｗｉｎ）の際、ポリシリコン層上と他の領域
とでは１分以上の差が生じ、ポリシリコン層上の終点時
には他の領域ではかなりのオーバーエッチが生じてしま
う。

そこで、本発明者等は、ポリシリコン層りと酸化膜が形
成された半導体上での酸化速度の比が温度によって変化
することを利用して、双方が実質的に同笠の膜厚になる
条件を見出してＬ記欠点を解消した。すなわち、温度を
］―げることによって両者間の差が縮まることを実験的
に見出し、その結果、本実施例では、１０００℃のウェ
ット酸化によって５００人のゲート酸化Ｉｔ！２７が形
成されたＮエピタキシャル層４上に１５分で１５００人
の酸化膜を成長させ、同じ時間でポリシリコン層１３上
に約２０００人の熱酸化＋１２１５を形成した。このよ
うに、その差が約５００八と縮まり、しかもポリシリコ
ン層上の、８酸化１漠はポリシリコン層からのリンが多
少含まれているために、エツチング速度が速く、５００
人という差にも拘らずエツチング終点はほぼ同時であっ
た。すなわち、フォトリングラフィにおいて実質的に同
等の膜厚と言える。

したがって、コンタクトホールを形成するためのエツチ
ングが１回で精度良く行うことができる。なお、酸化膜
の厚さを１５００〜２０００八に選択したのは、ポリシ
リコン層の厚さと、ＭＯＳ　トランジスタのオフセッ゛
トが約２０００程度度以上である方が望ましいことから
である。

このように薄いゲート酸化１１２７をエツチングしてエ
ミッタ拡散開口部９を形成するために、加工精度が良く
なり、またポリシリコン層１２からの拡散によってエミ
ッタ領域１７を形成するために、自己整合的に浅い接合
を得ることができ、アラインメントマージンを小さくで
きるとともに、バイポーラトランジスタの特性を向上さ
せることができる。

一方、　ＭＯＳ　トランジスタは、「１己整合的に形成
された低い不純物濃度のＰ領域１８によって電界強度が
緩和され、ホットキャリア等の発生が抑えられ、トラン
ジスタ特性が向トする。また、ポリシリコン層１３の側
面の熱酸化膜１５によってＰ領域１８を容易に形成する
ことができる。

なお、ホットキャリア等の発生を抑えることができる上
記ソースおよびドレイン領域の濃度プロファイルを形成
するには、本実施例のように二回のイオン注入による方
法だけではない。

第２図は、所望の濃度プロファイルを得る別の方法をを
示す説明図である。

まず、ポリシリコン層１３に形成される熱酸化膜１５は
、それ自体傾斜をもって形成されるために、ポリシリコ
ン層１３のみをマスクとした場合と異なり、−回の不純
物（ポロン）イオンの注入によって、図中のグラフに示
すような濃度プロファイルを得ることができる。更に、
ポリシリコン層１３を形成する際に、その側面が傾斜す
るようにエッチソゲすれば、ホットキャリア等の発生を
抑えることができる所望の濃度プロファイルを得ること
ができる。

このようにして製造すれば、工程を複雑化することなく
、改良されたバイポーラトランジスタおよびＭＯＳトラ
ンジスタを同時に特性を低下させることなく形成するこ
とができる。

第３図（Ａ）および（Ｂ）は、本発明の第二実施例を示
す光センサの概略的製造工程図である。

同図（Ａ）において、３１はＰ型基板、３２はＮ十埋込
層、３３はよ子分離用Ｐ十領域、３４はＮエピタキシャ
ル層、３５はＰ十領域、３Ｂは深いＮ十拡散領域である
。

Ｐ中領域３５は、フォトダイオード部４８ではＮエピタ
キシャル層３４との間でＰＡＮ接′合を形成する。Ｎ十
拡散領域３６はフォトダイオードを埋込層３２とともに
囲み、フォトタイオードの寄生トランジスタ効果を防８
ヒする。またバイポーラトランジスタ部５０ではコレク
タ抵抗を低減させる。

次に、同図（Ｂ）において、第二一実施例と同様の工程
によって、ゲート酸化膜の拡散量１１部にＮ型不純物を
含んだポリシリコン層３７を形成するとともに、　ＭＯ
Ｓ　トランジスタ部４９のゲート酸化膜１−にゲート電
極用ポリシリコン３８を形成する。

そして、熱酸化によって、厚さ約１５０ｏ人の熱酸化膜
４１を形成するとともに、その熱工程によってポリシリ
コン層から不純物を拡散させてエミッタ領域およびオー
ミックコンタクト領域となるＮ＋領域３９を形成する。

続いて、厚さｅｏｏｏへのＰＳＧ膜４２を形成した後、
アルミ配線４３を形成し、居間プラズマ窒化膜４４を形
成する。そして遮光層４５、パッシベーション用プラズ
マ窒化膜４８を形成し、窒化膜４４および４８をプラズ
マエツチングによって除去してフォトダイオード部４８
１ｍに受光窓４７を形成する。

このような構成の光センサにおいても、本発明は適用す
ることで、バイポーラトランジスタおよびＭＯＳ　）ラ
ンジスタを集積化できるために、寄生容ｊ、ｌを低減で
き、暗照度状態におけるフォトダイオードからの微小電
流も処理可能となり、信頼性も良好となる。

更に、フォトダイオードの受光窓４７はプラズマ窒化膜
を除去したために、／８酎化膜４１とＰＳＧ膜４２の合
計約７５００人の厚さとなり、人間の視感度における中
心波長に対してほぼ反射防ＩＥの条件となり、入射光の
変換効率が高められ、感度が丘昇する。

なお、本実施例におけるＭＯＳトランジスタ部４８のソ
ースおよびドレイン領域４０は、二回のイオン注入工程
によって所９！の濃度プロファイルを形成しても、また
第２図で説明したように＝−回のイオン注入工程によっ
て形成してもよい。

［発明の効果］ 以［−詳細に説明したように、本発明による半導体装置
の製造方法は、製造工程を複雑化することなく、改良さ
れたバイポーラトランジスタおよび絶縁ゲート型トラン
ジスタを同時に形成することができ、また製造工程が容
易であるために、集積化の促進を図ることができる。

４、図面（７）　１ｉｆｉ　？ｌｉ　す説ＩＪＩ第１図
（Ａ）〜（Ｅ）は２本発明による半導体装置の製造方法
の−・実施例を示す製造１：程図、第２図は、所望の濃
度プロファイルを得る別の方法を示す説明図、 第３図（Ａ）および（Ｂ）は、本発明の第二実施例を示
す光センサの概略的製造ｆ程図である。

ｌ・・・半導体基板 ２・・・埋込層 ６自・・ベース領域 ７・・・ゲート酸化膜 ８．９・・・拡散開口部 １０Φ・・ポリシリコン １１Φ・・コレクタ拡散用ポリシリコン層１２・・・エ
ミッタ拡散用ポリシリコン層　　。

１３・・・ゲート電極用ポリシリコン層１５・・・熱酸
化膜 １７・・・エミッタ領域 １８・・−ｐ領域 ２０φ・・Ｐ中領域　　゛ ２２・１１φコンタクトホール 代理人　　弁理士　山　下　穣　モ 図面の昂言（占容に変更なし） （Ｃ）　　　　　　　゛ ０口 婦 第３図 （８ン 手続補正書棚式） ％式％ Ａ導体装置の製造方法 ３、補正をする者 ！バ件との関係　　　特許出願人 名　　称　（１００）キャノン株式会社４、代理人 二所　東京都港区虎ノ門五丁目１３番１号−虎ノ門４０
森ビル〕名　　（６５３８）　　弁理士　　山　　下　
　穣　　平１　、−’−”で命令の日付　　　　　　　
　　　　　　　　　　　　１−−＝１和６１年　５　Ｂ
　２７　ＩＩ 三の対象 １面及び委任状 三の内容 ゛・、１皿１丁

Claims (3)

【特許請求の範囲】
1. （１）少なくともバイポーラトランジスタおよび絶縁ゲ
   ート型トランジスタが形成された半導体装置を製造する
   方法において、 一導電型半導体層上にバイポーラトランジスタのベース
   領域となる反対導電型半導体領域を形成し、 該反対導電型半導体領域およびその他の一導電型半導体
   領域上に酸化膜を形成し、 少なくとも前記反対導電型半導体領域上であってエミッ
   タ領域を形成しようとする部分の前記酸化膜を選択的に
   除去して開口部を形成し、一導電型の不純物を含むポリ
   シリコン層を、前記開口部に形成するとともに、前記一
   導電型半導体領域上の酸化膜上に絶縁ゲート型トランジ
   スタのゲート電極として形成し、 熱酸化によって、前記開口部のポリシリコン層から一導
   電型の不純物を前記反対導電型半導体領域に拡散させて
   一導電型のエミッタ領域を形成するとともに、少なくと
   も前記ゲート電極となるポリシリコン層の上面および側
   面に熱酸化膜を形成し、かつ前記酸化膜を成長させ、 前記ゲート電極となるポリシリコン層および熱酸化膜を
   マスクとして反対導電型の不純物をイオン注入し、熱処
   理によって絶縁ゲート型トランジスタのソースおよびド
   レイン領域を形成する、 ことを特徴とする半導体装置の製造方法。
2. （２）上記ゲート電極となるポリシリコン層は、その側
   面が傾斜をもつようにエッチング形成され、該側面に上
   記熱酸化膜が形成されてイオン注入の際のマスクとなる
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。
3. （３）上記熱酸化はウェット酸化であり、かつ上記ゲー
   ト電極となるポリシリコン層上面の熱酸化膜と該熱酸化
   によって成長した上記酸化膜とは、同一条件のエッチン
   グに関して実質的に同じ膜厚であることを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方法。